[参考译文] SN65DSI83-Q1：SN65DSI83-Q1无法显示，0xE5寄存器数据为0x09

请提供面板数据表。

PLL_UNLOCK是CLK问题，但如果您获得的测试模式正确，则可能是在初始设置过程中设置的。 您必须检查清除后是否将此位设置回1。 如果您继续检测PLL_UNLOCK错误，则输入CLK存在信号完整性问题。  

当使用DSI时钟导出LVDS像素时钟时，此输入在整个视频转换过程中必须保持在HS模式。

捕获不 显示DSI信号在LP11中。 在断言EN引脚之前，确保将MIPI输入驱动到LP11 (所有MIPI DSI差动对的P和N对驱动到单端高~1.2V)。 请在范围捕获中添加标记。

另外，根据DSI调谐器工具(输出选项卡)生成的建议，验证DSI视频源(APU)提供的计时配置是否也正确。

视频输入计时，寄存器配置和面板计时要求都必须匹配，才能使视频流正常工作。

DSI8x无法重新对齐计时。 输出到LVDS接口时，输入上的线路时间(从APU水平同步到下一个水平同步计时)将保留。  如果行时间与工具计算的时间不同，这将导致问题。  即使DSI源以突发方式输出流，DSI源也必须用空白数据包(或LP11)填充其余的线路时间，以满足线路时间要求。

此致

尊敬的Joel

谢谢，我请求客户检查作为您的建议，下面是您的回复：

1.清除0xE5位0，IC将其设置回1。 传输数据时，DSI在HS模式下设置。

2.在波形中，红色的是“启用”信号，黄色是DSI数据线与GND的其中一个。有2个复位信号，第一个是“重新启动”，第二个复位通过初始代码创建，当第二个复位时， DSI数据线设置为1.2V，所以我认为没有问题。

e2e.ti.com/.../1780.SPEC_5F00_CLAA102NDA1CW_5F00_V0.0 ．pdf

3.对于线路时间，我让他们测试同步时间，他们稍后会提供给我，我计算的时间应该是1200像素/45MHz=2.67us，对吗？

对于第一个问题，如何测量信号完整性问题？ 您是想使用范围来测试时钟/数据的失真，还是我们有其他方法来测试它？

Enclose是面板数据表。

您能否确认在  断言EN引脚之前，DSI时钟输入是否被驱动至LP11？

在  正常模式和内部模式下清除PLL_UNLOCK位后，检查是否将其设置回1。  

能否确认LVDS CLK输出是否正常运行？ 正确的电平，频率，无抖动？

一旦在DSI和面板输入窗口中填充了所有输入参数，并且单击了计算器图标，“输出窗口”选项卡将被激活：

DSI调谐器在系统中显示此按钮时出现一些问题。  请发送电子邮件至Joel.Jimenez@.ti.com ，我将分享新版本。  

e2e.ti.com/.../2438.DSI83_5F00_config.dsi

 根据连接的设备配置，线路时间要求如下：

此致

尊敬的Joel

您的意思是否是CLK将在EN断言之前驱动到LP11 (CLKP和CLKN均设置为1.2V)？ 我想不是。下面是波形，黄色是CLK，蓝色是数据，绿色是EN，另一个是DSI clk看起来很小，是正确吗？

对于正常模式和测试模式，他们发现两者都是PLL_UNLOCK。

线路时间(同步到同步时间)为26.667us，符合我们的要求。

尊敬的Joel：

我今天去客户那边检查这个问题，现在他们在EN断言之前在LP11中设置了DSI CLK和数据， 在发送将DSI设置为HS模式的CSR数据后，问题仍然存在，0xE5数据仍为0x09。以下是波形，上部为EN，中部为DSI_CLK，底部为DSI_Data。在Seq3中，它们延迟3毫秒，而SEq7延迟10毫秒。 我认为最初的顺序没有问题，是否可以？

我还检查了线路时间(同步到同步)，时间约为26.67，符合我们的要求。

DSI咔嗒信号也非常清晰，没有喷射。

我还检查硬件，主机SOC是Qualcomm MSM8937，我检查主机SOC和DSI83Q之间的DSI接口，检查电压，所有都正确，还测试了2块主板，使用DSI时钟和参考27MHz时钟，所有错误代码都相同(0x09)。

现在我不知道如何使它发挥作用。 你知道如何解决这个问题吗？--谢谢。

您好，  

在视频首次启动之前或之后，DSI_CLK p/n应按照DSI/DPHY协议从LP状态转换到HS (高速-差分信号)状态。然后DSI_CLK将持续运行，并且永远不会返回LP状态(1.2V)。 如数据表中所述：

当MIPI D-PHY通道将HS时钟用作LVDS时钟源时，D-PHY时钟通道必须在HS自由运行(连续)模式下运行。

此致

尊敬的Joel

我们关注此问题，在输出视频流之前，我们将DSI CLK从LP11设置为HS，您可以在波形上方找到它(黄色表示CLK，蓝色表示数据)，CLK的差分信号在数据开始之前开始。  

在软件中，DSI主机在所有数据传输中都保持在HS模式，我们还尝试使用DSI clk作为LVDS时钟，并使用外部时钟源(27MHz参考时钟)作为LVDS时钟。但问题是相同的。

因此，我不知道是否有其他错误会导致问题。 您是否有任何其他建议(例如，降低DSI时钟或DSI刷新率)？

您好，Zhimin：  

在 上面的范围捕获中，DSI时钟信号 (蓝色)从HS模式变为LP模式，这就是为什么我提到根据要求，DSI时钟应该是HS连续的。 当DSI时钟用作时钟源时，在DSI时钟中具有LP状态可能会导致PLL出现问题。

对于外部27MHz时钟盒，根据您的配置，输出LVDS时钟将为54MHz，该面板不支持，因为最大Clk频率为50MHz。 您需要更改为25MHz或45MHz外部时钟。  

对于DSI时钟是时钟源的情况，请检查LVDS CLK输出是否正常运行。 正确的电平， 频率(45MHz)，无抖动。 同时，确认DSI时钟以135MHz运行。  您是否可以尝试使用270 MHz DSI时钟和6的除数。  

尝试调整CHA_LVDS_VOD_Swing。 也许尝试将其更改为默认值(11)或下一步(10)。

此致

尊敬的Joel

感谢你的帮助

蓝色信号是DSI数据，中间的黄色信号是DSI clk。所以我认为在EN Assert中，DSI数据和CLK在LP11中，大约50毫秒延迟后，DSI CLK转向HS模式(中间有黄色信号的继续信号)， 你会发现有些命令是蓝色的，过一段时间后，数据信号是蓝色的。

第二，我已经跟客户说过，主要效果是测试板上有一些噪音，他们说以后可以换频率。

第三， 我建议客户将刷新率从60Hz降低到48Hz，他们将立即进行测试。 我认为这会更好，因为如果我们增加频率，会有更多的EMI，时间要求也会更重要。 是否正常？

第四，我不能理解，寄存器似乎是调整输出LVDS的VOD，它是否影响DSI信号的接收？

我还从网站搜索MIPI规范，我发现LP11和SOT之间有2个阶段(LP01和LP00)，我们是否需要在从主机输出视频流之前插入2个阶段？ 我还会要求客户向Qualcomm核实此情况。

您好 ，Zhimin：

正常，初始化顺序看起来正确。 只需在  启动DSI视频流之前确认CSR寄存器已初始化。

您可以尝试以下几种方法：
-如果DSI输入受到EMI/噪音的影响，请尝试调整地址0x11处的EQ值。 默认值为0x00，不使用均衡，尝试01B或11b，查看DSI_DATA和DSI_CLK上的问题是否都有所改善
-如果LVDS输出/面板输入存在噪音问题，则LVDS_VOD摆幅也可在地址0x19处调整。

如果这些错误一直发生，则需要检查 DSIA接口上的计时(设置/保持)。  也许您可以更改DSI86 RXEQ级别(寄存器0x11)以查看错误是否消失。

此致

尊敬的Joel

谢谢你。  

很抱歉，我没有告诉您我以前设置过EQ进行测试，但它没有效果。

昨天，我正在出差，没有时间询问客户的测试结果。 我今天会检查一下，如果有任何反馈，我会告诉你。谢谢。