[参考译文] TUSB1211：TUSB1211最小输出延迟时间(TDD，TDC)

我们的设计使用Altera Cyclone V SOC处理器，其ULPI接口连接到TUSB1211。  我们发现，在接口上运行压力测试时，某些设备会定期出现故障(例如，通过RNDIS运行iperf， 或者在存储在U盘上的大文件上运行MD5SUM等)，而ULPI总线似乎损坏(Linux内核驱动程序报告从总线接收到的意外数据包/数据，或者主机请求未正确确认)。  

我们可以通过以下操作来影响故障率：

1. 将配置从使用26 MHz输入参考时钟(TUSB1211在ULPI上提供60 MHz)更改为使用外部60 MHz时钟(TUSB1211在ULPI上接收60 MHz)。  

2. 更换TUSB1211 (使用另一个TUSB1211)。

3. 修改温度(加热或冷却装置)。

问题表现为ULPI总线上存在边际定时问题，我们正在查看总线上传输(双向)的设置和保持时间边际。  这就是我发布此帖子的原因。  如果没有最短的输出延迟时间，我们就无法保持对从TUSB1211到控制器的事务的分析。

我们已经尝试查看时钟抖动(并尝试了几种不同的时钟源，一些基于MEMS，一些基于Quartz)，但没有发现对时钟技术有任何明显的敏感性。

-Mike