请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DS90UB913Q-Q1 我的设计如下：CMOS（MT9V032）+DS90UB913+DS90UB914；
在硬件测试过程中，我使用Altera Cyclone IV FPGA 查看信号，如下所示。
up vs：ds90ub914的输出vsync
UP_LINE_VALid：ds90ub914的输出HSYNC
UP_exposure：ds90ub914的输出通道
up重置：ds90ub914的输出锁
up dout：ds90ub914的输出8位数据
up pixclk：ds90ub914的输出像素clk
burst_line：帧的行数
在测试过程中，我没有对ds90ub913和ds90ub914进行任何配置。 Ds90ub914配置为12位低频（CMOS输出320*240，像素clk约13MHZ，60fps），通过信号波，同步和控制信号(如vsync，HSYNC，lock，pass，pixclk)都是正确的，但图像日期在行中始终为0x20，在行中更改为0x00。
我的问题是：
1，可能是什么原因导致了该问题？
2，是否应该配置ds90ub913和ds90ub914寄存器？（CMOS将通过FPGA配置，而不是通过ds90ub913和ds90ub914）
