[参考译文] DS90UB928Q-Q1：PDB和锁定时间

admin

Guru**** 2457470 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

部件号：DS90UB928Q-Q1

大家好，

从数据表中，我们可以看到锁定时间Tddlt=6-40ms，VIH (min)=2.0V，VOH (min)=2.95V。

但是，在客户的主板中，我们获得了以下测试结果：锁定引脚在PDB电压之前上升。请您解释一下这一点。请参见下面的示意图，Lock连接到MCU输入/输出引脚，不带上拉或下拉电阻。

东宝

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

东宝

1.锁定规范。指内部CDR锁定时间规范。在PDB禁用后，高速输入信号应处于活动状态且稳定。这是规范测试条件；

2.关于锁引脚波形，这是开机期间的一般数字输入/输出问题。如果断开MCU输入/输出与UB928锁引脚的连接，锁定引脚应具有与d/s中所示相同的行为。测试图解的根本原因可能是通电顺序和MCU的I/O通电功能。

此致，

Steven

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Steven，

需要说明的是，在断开MCU输入/输出引脚的情况下执行测试，因此可以消除MCU的影响。
还有其他可能的原因吗？
谢谢。

东宝

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您是否有任何外部上拉电压？您应该让锁销浮动以进行测试。

此致，
Steven

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

在测试过程中，锁销保持浮动状态。

此致，

东宝

0 admin 8 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

东宝
请确保电源顺序(VDDIO和VDD核心)和测试探头的负载安全。如上所述，如果电源顺序不正确，由于内部ESD保护电路和外部负载，您应该可以在锁定引脚中看到此类信号。此外，您可以在我们的EVM板中尝试进行验证。

此致，
Steven

接口（参考译文帖）(Read Only)