请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：SN65DSI84-Q1 主题中讨论的其他部件： DS90UH947-Q1， SN65DSI84
您好，
我对SN65DSI84-Q1的LVDS输出规范有疑问。
SN65DSI84-Q1 LVDS输出的通道A和B各有独立的LVDS差分时钟。 这些时钟是否同步？
例如，将SN65DSI84-Q1连接到DS90UH947-Q1时，
DS90UH947-Q1 LVDS差分时钟输入只有1个通道。
因此，我认为通道A / B的LVDS差分时钟需要同步。
SN65DSI84 - Q1的数据表第16页对此进行了说明
图11. LVDS输出数据(格式2)；双链路24 bpp，
似乎已同步A_CLKP/N和B_CLKP/N。
使用此格式时，如果A或B的CLK连接到DS90UH947 - Q1的CLK，是否可以正常使用？
此致，Orobianco
