Nick，

最大总线阻抗取决于驱动器在终端电阻上提供5伏差分信号的能力，终端电阻由CAN规格定义，并在总线上漏电/漏电。 泄漏电流是总线上收发器的输入电阻的结果，因此您只能选择并行节点的数量。 不同的收发器具有不同的输入电阻，但大多数现代收发器允许在一条总线上至少使用120个不同的节点。

因此，当以显性行驶时，HVDA551-Q1上的驱动器在正常模式下的5V时具有最大70mA的输出电流能力。 如果超过70mA，设备将开始在总线上驱动5V差分信号时出现问题。

对于总线电容，贡献将来自总线上的每个收发器，以及它们之间的距离，任何引脚，连接器，迹线，任何滤波或保护设备以及总线上的任何其他物理连接。 没有需要注意的特定值，但电容过大会使从动边缘四舍五入，并导致下降边缘衰减速度过慢。

此处提供了详细的应用说明 ，详细介绍了这方面的信息，总线电容也位于此处。

有关最大上升和下降时间，请查看  此帖子以了解说明，但通常情况下，转换应在位宽度的25 % 内进行。 即对于125kbps，位宽是8us，因此波形需要在2us内从隐性转换到显性，对于250kbps，它应该在1us内转换，对于500kbps，它将是500ns，对于1Mbps，它将是250ns。 我在本文前面链接的应用说明也谈到了比特定时要求。

如果您还有其他问题，请告诉我。

此致，