This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3356:使用DP8.3822万和PRU时的SYSBOOT

Guru**** 2463050 points
Other Parts Discussed in Thread: AM3356, TLK110

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/630646/am3356-sysboot-when-using-dp83822-and-pru

部件号:AM3356
主题中讨论的其他部件: TLK110

尊敬的先生/女士:

我们开发了一个带有 AM3356的板,使用两个PRU,作为收发器,我们使用DP8.3822万。 事实上,我们正面临着背带问题。 我们需要使用24 MHz主时钟。 我们不能使用任何替代产品,但连接到SYSBOOT14引脚是PRUMII的RCLK。  

我们希望在重置状态下,收发器的此输出变为三角状态,但我不知道原因,但它强制为“0”(我们需要“1”)。 所以我的问题是:这些事情是否如我所说的那样? DP8.3822万的RXCLK是否会在重置状态下强制设置低电平? 在数据表中未找到任何信息。

如有任何有关如何继续的信息,请随时提供

谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,

    这与处理器无关,因此我将其移至PHY论坛。 他们的团队将能够更好地回答这个问题。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Biser:

    感谢您使用TI论坛。 我们的产品专家将在几天内回复您。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    已测试强上拉(1 k),但未成功。 DP8.3822万的RXCLK继续,强制SYSBOOT14中的值较低。 我们在SYSBOOT0中的DP8.3822万的RXCLK也有同样的问题
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好Roberto,

    您回答正确,RXCLK在重置时被驱动为低电平。 我可以在实验室中验证这一点。

    此致,
    Aniruddha
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Aniruddha:

    根据您的答案,当通过SYSBOOT案例的100 % 中的PRU接口连接到Sitara AM335x时,DP8.3822万无法取代TLK110作为以太网收发器。

    因此,问题变为:

    1.重置时,是否有任何方法可以像TLK110那样将引脚TXCLK和RXCLK驱动为Hiz,以便它们不会与Sitara SYSBOOT选项发生冲突我们检查了一些想法,例如使用断电但没有成功

    2.DP8.3822万的TXCLK,RKCLK和 AM335x中放置栅极(通过复位信号进行Hi-Z控制)的唯一解决方案是吗

    解决方案2意味着重新设计PCB

    谢谢你