This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/632577/pca9557-about-pca9557-i-o-impedance
尊敬的支持团队：
对于PCA9557 I/O， 除P0外，所有其他端口都没有高阻抗模式，正确吗？ 谢谢！
您好，Vera，
答案取决于：
1)如果所有端口都设置为输入，则所有引脚都将具有高阻抗。
2)如果所有端口均为输出，则采用推拉设计的引脚应始终在栅极处应用偏压(0V或Vcc)，并打开FET (p或n)，从而在输出上形成低阻抗路径。 对于P0，设计为开放式排水。 在栅极上施加0V时，FET将不会打开，并将起高阻抗的作用。 但是，如果Vcc应用于门，FET将作为低阻抗路径接地打开。
您可以在第13页和第14页的数据表上看到简化的内部示意图。 (图17和18)
谢谢！
-Bobby
您好，Bobby：
还不错！ 非常感谢！
