• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 407 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP8.3867万E：CLK_OUT除以5

admin
Guru**** 2461570 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/630061/dp83867e-clk_out-divider-by-5

部件号：DP8.3867万E

在第87页上，数据表介绍了多路复用器设置CLK_O_SEL的功能。 接收的时钟可设置为除以5。 不清楚除以5函数是在多路复用器功能之前还是之后执行的。 如果在进行选择之前除以5，则当 您从设置0.0111万转到0.011万并返回到0.0111万时，25MHz时钟的相位不会更改。 如果在选择后进行除法，则不能保证时钟具有相同的相位。

  • 0
    TI__Guru**** 2461570 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Roel，

    感谢您使用TI论坛，我们将尽快回复您。
  • 0
    TI__Guru**** 2461570 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Roel，

    您能否描述应用以及相位关系为何重要？

    此致，
    Aniruddha
  • 0
    TI__Guru**** 2461570 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，Aniruddha，

    当PHY在主模式下运行时，我正在尝试找到一种方法来测量PHY中接收时钟和参考时钟之间的相位关系。 我希望它能让我在主模式下增强RX SFD确定性，因为我假设RX_SFD中的+/-4ns变化是因为有一个时钟域从接收时钟域跨越到参考时钟域。 CLK_OUT可能允许测量相位关系，从而提供一种补偿时钟域交叉引起的抖动的方法。 当REFCLK与接收的时钟处于相同的相位时，测量相位将引入不确定性。 因此，25MHz时钟会更方便，但我希望在不影响相位的情况下更改多路复用器设置。

    罗尔

  • 0
    TI__Guru**** 2461570 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Roel，

    遗憾的是，此信息与物理层的内部运作有关，因此不能在公开论坛上披露。

    -Regardsm，
    Aniruddha