请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：DP8.3867万E 您好，
我正在考虑将接收器端的故障安全偏置电阻器添加到FPGA中，以确保在PHY未打开时，我们有有效的时钟并将数据接收到FPGA中。 这相当于在我们当前实施的额定情况下，约为~110mV差分直流偏压至逻辑'0'。
在SGMII模式下工作时LVDS驱动器的输出规格是什么？ 我想确保输出差分电压足以克服我们在LVDS接收对上放置到FPGA的直流偏压。
谢谢你。
