请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
部件号:DS90UB933-Q1 您好,
我正在尝试了解高速数据如何流经SERDES对中的FPD III链路。 以DS90UB933/934对为例。
我假设差分驱动器与典型的LVDS驱动器相似(在高级意义上忽略细节)。 请参见下图(从TI LVDS用户手册中获得),
问:是否可以确认?
在差动模式下,它非常简单,因为高速电流将从串行器的DOUT+通过STP电缆流向RIN-,并在解串器中通过内部100欧姆端接(下图是从TI FPD3培训中获得的差动模式), 然后退出反序列化器的RIN- 并流回串行化器的DOUT-并返回GND,从而完成当前循环。
问:但是,在单端同位模式情况下,高速电流的路径是什么(DS90UB933数据表第37页中的图30)?
- 是否高速电流从DOUT+(串行器,通过同轴电缆,到达反串行器的Rin+)流出,通过50欧姆端接端接,流经VBIAS (在AC中为GND),然后通过反串行器的GND回流? 返回同轴电缆的GND,返回串行器?
- 为什么在这种单端情况下,RIn-端口需要外部50欧姆? 它有何意义?
谢谢。
肖恩。