请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TCA9543A 大家好，
从发送推荐切换信道到实际切换信道之间的时间延迟是多少？ DS是否对此进行了描述？
Piotr
大家好，
从发送推荐切换信道到实际切换信道之间的时间延迟是多少？ DS是否对此进行了描述？
Piotr
嗨，Piotr，
数据表没有明确说明这些数据，我怀疑这不是常见问题，由于设计保证的情况，延迟时间足够短。 我知道这种答案实际上并不能给你一个答案，但我至少可以给你一个范围，这个范围应该是这里的最大值.....
此设备在收到主机的停止条件之前不会实际启用交换机：
此器件还符合I2C定时要求，因此，如果我们考虑停止和启动条件之间允许的时间量，我们至少可以将此范围缩小到可接受的水平。
此处的缓冲时间表示，对于100kHz和400kHz，I2C总线上的停止和启动条件之间至少需要4.7us和1.3us。 因此，切换时间需要低于此值，以满足I2C标准，并且通道在启动条件开始后就可以进行通信......
另一个要考虑的问题是如何实际启用信道：
如上所示，每个通道都由FET控制。 FET的一个参数称为栅极电荷，这是打开之前栅极必须看到的最小电荷量。 此门电荷参数通常显示在FET数据表中，也显示一个称为延迟开启时间的参数，该参数取决于门的门电荷和寄生性(电容和电阻)。 我通常会看到这段时间以纳秒为单位，因此我希望我们设备的FET也具有较低的纳秒接通时间。 输入滤波器和I2C总线控制可能有自己的延迟，但当此器件ACK和主中继器释放总线时，我怀疑这些延迟已结束。 延时可能是FET的延迟接通时间。
-Bobby
