[参考译文] TLK6201EA：输出CML接口到FPGA LVDS输入

admin

Other Parts Discussed in Thread: TLK6201EA

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

部件号：TLK6201EA

Ω 为CML型，带有“片上50-µ m反向端接至VCC。 "对于VCC来说，"后端终止"意味着什么？这是否意味着它们都被拉至VCC？

将TLK6201EA的输出与Xilinx FPGA的LVDS配置输入接口的推荐输出结构是什么？ SCAA059c的图18和19推荐了不同的方法，但我也看过其他方法。

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Mark，您好！

Dout +/-通过50欧姆电阻器内部上拉。请查看此应用说明以了解LVCPECL，VML，CML和LVDS级别之间的接口：
www.ti.com/.../slla120.pdf

此致，
Luis Omar Moran
高速接口
SWAT团队

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Luis，

以下是基于不同TI文献的一些不同终止方式。您向我指出的文档有一个与SCAA059C中的不同的方案。请参阅下文。

谢谢！

标记

0 admin 7 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Mark，您好！

在如何将此接口连接到一起方面有一些重要的变量。如果数据经过编码和直流平衡，建议的解决方案是简单地通过交流电连接链路，并允许 FPGA上的内部100 Ohm LVDS端接提供阻抗匹配。

如果数据未使用8b10b或类似编码，请尽可能多地提供有关接口的信息，因为可能需要DC耦合解决方案。

谢谢，此致，

李

接口（参考译文帖）(Read Only)