• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 1057 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS90UH925Q-Q1：DS90Ux925通电序列

admin
Guru**** 2481465 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/662712/ds90uh925q-q1-ds90ux925-power-up-sequence

部件号：DS90UH925Q-Q1

您好，

我希望您在下面对此进行确认。

*请告诉我们 从“VDDIO/VDD33” 到“PDB”的“最小”时间。

根据  数据表的以下句子，我了解从"VDDIO/VDD33"到"PDB"的"最大"时间。

VDDS (V DD33和V DDIO)电源斜率应比单音上升的1.5 ms更快。

但是，没有关于"最小"时间的描述。

根据DS90UB921，此"最小"规格定义为"0.05ms"。 我们是否可以将此规范应用于DS90Ux925？

此致，

町田

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，
    断言PDB之前的最短时间为0。即只要VDDIO/VDD33耗材完全增加且处于稳定水平，就可以断言PDB为高。
  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    感谢您的回复。

    我了解在"通电"情况下对PDB的要求。

    我还要在 下面确认一下。

    *您能否告诉我们 "开机"后将PDB设置为低电平时，哪个PDB必须保持在低电平状态？

    根据DS90Ux928，此时间定义如下所示。

    "切换PDB LOW (PDB低)将关闭设备并将所有控制寄存器重置为默认值。 在此期间，PDB必须保持在最低位置至少2毫秒。"

    我们还需要相同的DS90Ux925规范。

    此致，

    町田

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您是否参考了Ux928数据表中的此陈述？

    "切换PDB针脚以执行硬重置时，需要最小2毫秒的低脉冲。"

    对于925，也可以使用类似的2毫秒PDB低脉冲数。
  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    感谢您的回复。

    >您是否在Ux928数据表中提及此陈述？

    否，但这也描述了同一个。

    我已参阅“7.3 Tm6 Power Down (PDB)(电源关闭(PDB))”。 此外，6.6 部分中也有相同的规格。

    对于925，也可以使用类似的2毫秒PDB低脉冲数。

    是否可以在数据表中添加此最小值"2ms"？

    此致，

    町田

  • 0
    TI__Guru**** 2481465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我们将通电顺序记录为下一版本数据表中的新增功能之一。