请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：LMH0341 您好，
我正在使用具有Artix-7 FPGA xc7a35tfgg482-1的LMH0341。 其目的是从LMH反序列化LVDS信号，将其发送到HD SDI解码器，然后通过HDMI端口发送。 使用LMH的默认配置，我的设计大约可以工作。 我的意思是，它不会在每个温度下都起作用，因为一旦设置了正确的计时和输入/输出延迟限制，设计就不能满足计时要求。
我决定将LMH的时钟频率除以在28h登记簿中设置。 通过阅读数据表，我不确定LMH是否一直在DDR模式或SDR模式下传输数据，并且我无法使其在任何SerDes配置中工作(在SDR或DDR模式的FPGA中选择IP)。 如果将时钟频率分开，我找不到有关数据传输和计时的任何其他详细信息。
是否有人已经在FPGA的时钟速率配置中使用LMH？ 在这种情况下，我的解码IP似乎不起作用。 我正在使用XAPP Xilinx的解码器部分，您可以在这里找到：
www.xilinx.com/.../xapp514.pdf
在第221页上，有一个IP链接
提前感谢！
Adrien
