您好！
我正在使用TUSB321和TUSB542。
TUSB321用于检测电缆反转并适当地切换TUSB542 mux。
我观察到电缆反转检测存在一些不稳定。 这种做法并不总是起作用。 这在UFP模式下使用，在该模式下，端口引脚被拔下。
使用909K拉VBUS_DET。 数据表显示销上有95K下拉。 如果使用909K，VBUS_DET处的电压将稳定在0.4V左右。 这与数据表冲突，其中VBUS_DET阈值为2.95 至3.8V。
如果我输入47k而不是909K，电压将稳定在3.2V左右。 即使更改为47k，CC逻辑仍无法检测。
是否有人看到了这个问题或评论了可能的错误。
此致
Abdu Samad
你好，Diego
感谢您的回复。
请注意，我们正在UFP模式下使用TUSB321。
根据数据表，VBUS_DET上有一个95K的内部下拉电阻。
因此，根据您的电子邮件，我们应该确保我们在VBUS_DET上有正确的VBUS_THRESHOLD，这只能在较小的电阻值下实现？
数据表建议放置一个900K电阻的上拉电阻器。 它没有提到电压。 能否在数据表中更正此点？
这里的实际问题是，TUSB321无法检测CC1和CC2信号的电缆反向。 它是否与VBUS_DET有任何关系？
设计中可能有什么问题？ 即使将VBUS_THRESHOLD电压(VBUS_DET)更改为3.2V后，我们仍然存在问题。
我要附上TUSB321原理图设计。
此致
Abdu Samad
你好，Diego
感谢您的回复
1，因此VBUS_DET可拉至900K。 感谢您的确认。
2.详细的测试设置 如下
A)所用电缆是A型到C型电缆，在CC线路的电缆中具有56K欧姆上拉电阻
b)插入电缆时，当CC线连接到上拉电阻器时，我得到0.4V电压。
C) TUSB321与TUSB542 USB 3.0 mux芯片一起使用。 TUSB321的DIR输出驱动TUSB542选择行。
D)由于TUSB321和TUSB542的逻辑反转，连接器上的CC1连接到芯片上的CC2，反之亦然。
e)为UFP配置TUSB321。
3)测试程序
案例A：-
A)当电缆沿一个方向插入时(我称之为方向A)，当某个CCS变为高电平时，DIR会变为低电平。 在插入的其他方向(方向B)，DIR为高。
B)对于TUSB321，VDD连接到VBUS。 另外，VBUS_DET也被向上拉至VBUS，达到909K。
C)将电缆插入方向A时，VBUS和GND首先连接到连接器中，然后连接CCS和其他信号。
d)我探测VBUS和CC信号。 VBUS优先，然后CC1变为高电位(在方向A的情况下)
e) CC延迟(假设)超过200毫秒时，DIR信号保持高电平，从不会变低。
f) 当CC在200毫秒以下时，DIR信号变低，工作正常。
案例B：-
A)将电缆插入A型侧(主机侧)时，CC会立即出现在VBUS之后，并且始终有效。 正如您所建议的，这是因为
4)根据您的回复，DFP仅在检测到CC行上的有效Rd后才会激活VBUS。 但似乎VBUS在连接时始终可用。
5) 根据USB Type C标准，在连接之前最长等待时间为200毫秒。
随附的是特定的快照
