[参考译文] 如何为外部参考时钟配置寄存器？

您好，Luke，

很抱歉回复延迟。  时钟源由HS_CLK_SRC选择。 如果您选择外部参考时钟，它将乘以REFCLK_multiplier中的系数 ，以生成 LVDS输出时钟。 如果选择了DSI通道A时钟，则将其除以DSI_CLK_DIFRATOR中的系数以生成LVDS输出时钟。此外 ，您应配置 LVDS_CLK_range和CH_DSI_CLK_RANGE，以分别设置LVDS输出时钟和DSI通道A输入时钟的频率范围。

在DSI调谐器中，如果选择了Ref CLK (参考CLK)，则应在Ref CLK (MHz)(参考CLK (MHz))字段中输入参考CLK频率，然后选择满足以下公式的乘数值(1-4)：Ref CLK (MHz) x Multiplier value (参考CLK (MHz) x乘数值= LVDS CLK速率)(LVDS面板的像素CLK))。 如果选择了DSI CLK，请在DSI Ch a CLK字段中输入DSI通道A CLK频率，然后选择除数值(1-25)。

当 选择乘数2时，具有25MHz外部参考的44.7Mhz的配线间输出时钟将为50MHz。 因此，您应该检查您的面板是否支持此输入时钟(50MHz)或使用LVDS输入时钟。  

此致  

您好，Jeol

你是不是说这个

25MHz的外部参考与44.7MHz不匹配？

唯一的方法是使配线间输出时钟，50MHz乘以2？

如果面板不支持50MHz会发生什么情况？ 平均压面板应更改为另一个可支持50MHz的面板？