• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 718 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] Linux/SN65DSI83：生成测试模式正常，但无法流式传输MIPI DSI数据

admin
Guru**** 2455420 points
Other Parts Discussed in Thread: SN65DSI83

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/594138/linux-sn65dsi83-generates-test-pattern-ok-but-fails-to-streaming-mipi-dsi-data

部件号：SN65DSI83

工具/软件：Linux

TI专家，您好！

我们正在为客户调试Android PAD项目。

此项目与 以前的设计不同。 在以前的设计中，CPU是Qualcomm MSM8939，LCD显示屏使用MIPI DSI接口，一切正常。

新设计将LCD显示接口更改为LVDS (扁平链路)。 因此，连接是MSM8939 -> SN65DSI83 -> LVDS LCD显示屏。 SN65DSI83使用MIPI D-PHY时钟作为时钟源。

我们已经做出了巨大的努力来使液晶显示屏正常工作。 我们一直在使用SN65DSI83的测试模式功能测试硬件，最后将D-PHY时钟更改为连续模式，我们成功了。  SN65DSI83的测试模式如下：

通过查看测试模式，我们相信时钟正常(我们使用示波器显示D-PHY和LVDS的时钟，两者都正确)，LCD显示屏的参数是匹配的。但是，  通过关闭测试模式功能，我们仍然无法在LCD中看到任何输出。 已经审查了MIPI DSI的计时参数，似乎很好。

LCD分辨率为1280x800，MIPI D-PHY时钟为200MHz， 在我们的设置中，我们将其除以4作为LVDS时钟。  

测试模式的SN65DSI83寄存器设置 以HTML脚本编写，可在附件中找到。  

请给出一些建议，是否还有其他事情需要考虑？  e2e.ti.com/.../SN65DSI83_5F00_D101AXHDIF_2D00_CC003_5F00_Qualcomm_5F00_TestPatern.xml

  • 0
    TI__Guru**** 2455420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Nestor：

    请仔细检查您的系统是否符合初始化顺序要求。 它指出主机必须在事务进入HS模式之前将DSI输出驱动到LP11。 因此，在断言EN引脚之前，请确保将MIPI输入驱动到LP11 (所有MIPI DSI差分对的P和N对驱动到单端高~1.2V)。

    提供IRQ寄存器的状态。

    此致

  • 0
    TI__Guru**** 2455420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Joel，您好！

    感谢您的快速响应。

    正如您所提到的，我们修改了设置顺序。 完全按照数据表部分7.4 2中的说明进行操作

     但没有效果。  

    通过读取IRQ寄存器，我们在初始化序列修改之前和之后获得以下读数。

    0xE0 (读取0x00)   0xE1 (读取0x00)    0xE5 (读取0x81)  

    因此，0xE5内容为0x81意味着存在CHA_SYNCH_ERR以及PLL_UNLOCK。

    这可能是什么原因？ 如何修复这些错误？

    我注意到在第7.4 ．6节中提到，建议在每条视频线路上都切换到LP模式。  

    但它还提到，为了使DSI83使用D-PHY时钟工作，D-PHY时钟应该是连续的(自由运行)。 在我们的设置中，D-PHY时钟一直处于HS模式，不会移植到LP模式。这是否是此问题的根源？

    那么，我们应该如何正确地配置D-PHY时钟？

  • 0
    TI__Guru**** 2455420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，Nestor，

    要求是当 通道A时钟用作LVDS时钟源时，D-PHY时钟通道必须在HS模式下保持连续。

      在声明为EN时，您是否可以共享显示EN终端，DA0P和DACP的范围捕获？   我们需要确认 您的是否符合图4中所述的时间要求。

    PLL_UNLOCK是CLK问题，但如果您获得的测试模式正确，则可能是在初始设置期间设置的。 您必须检查清除后是否将此位设置回1。 如果您继续检测PLL_UNLOCK错误，则输入CLK可能存在信号完整性问题。

    此致

  • 0
    TI__Guru**** 2455420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Joel，您好！

    示波器捕获如下所示，黄色波形为 DACP，蓝色波形为 DA0P，EN在 捕获左上角标有"T"的时间线处打开。

    DA0P和DACP排在第一位，大约18毫秒后，EN信号就被发出了。210多毫秒后，MIPI数据通道从LP11切换到HS模式。

    此外，我检查了IRQ寄存器0xE5，如果DSI83输出测试父系，则值为0x00；如果关闭测试父系功能，则0xE5在清除后读回值0x80。 因此，这意味着  发生了CHA_SYNCH_ERR错误。

  • 0
    TI__Guru**** 2455420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，Nestor，

      当EN终端被断言时，DSI Clk (DACP)信号似乎不会驱动为1.2V ( LP11)。

    此致

  • 0
    TI__Guru**** 2455420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Nestor，

    此问题是否已解决？ 您有任何更新吗？

    此致
  • 0
    TI__Guru**** 2455420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Joel，

    还没有。 客户现在正在MSM8939上调试MIPI接口  ，并且在MIPI时钟上请求的LP11模式尚未解决。 由于客户目前忙于其他事情，所以进度 可能会有点延迟。

  • 0
    TI__Guru**** 2455420 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您是否记得要让Qualcomm部分输出连续DSI时钟所需做的事情？  我正面临着类似的问题，这就是我目前所面临的所有问题:)

    谢谢你