线程中讨论的其他部件:DS125BR401, DS80PCI800, DS80PCI402, DS64BR111
您好,
我正在考虑设计一个简单的SERDES中继器–它采用3.125 Gbps CML差分对(100欧姆差分阻抗),并缓冲/重复信号,以便我们可以驱动额外的传输线路长度。 我的需求与协议无关。
我发现以下部分似乎适用于 此需求-
- DS125BR401
- DS80PCI402 / DS80PCI800
- DS25CP114
我相信还有其他人。 我的理想特质是-
可配置的预/取消强调,适用于3.125 Gbps (即 –我需要了解其中一些具有可配置速率的IC的重点持续时间,这在某些数据表中并不明显)
- 可配置RX均衡(具有禁用设置)
- 接收器输入的高灵敏度–将在输入上使用< 200mVpp差分(从数据表中看不明显)
- 最大设置时输出摆幅至少为1V
问题:
- 我确定的三个部分中是否有任何一个适合此目的?
- 您能否提供一些关于这些特性(特别是最小输入差动电压,预强调持续时间)的附加信息(我无法在数据表中找到这些信息)?
- 我们是否还应考虑其他部分?