[参考译文] DP83867CR：在自动协商关闭的情况下、PHY 在另一端生成 RxDV 流量(CONT#39；d)

希望这一点足够清楚。  Cat5电缆为3英尺  当我谈论上面的回送模式时、我只需将一根电缆从右红色环回"新卡"上的蓝色连接器。 它被插在 PCIe 插槽中、我可以通过新卡上的 MI 读取和写入、但我没有一个简单的挂钩来从红色板上的 MI 获取数据。  正如我在上面解释的、需要在 FPGA 上执行一些 VHDL 工作、并在 DSP 上调试代码才能获取这些数据。

通常、在我们的设备中、我们会将红色电缆连接到振铃中每个附加板的蓝色、最多可连接64个板、最终将振铃返回 PC 中的卡。

我昨天才意识到我的帖子由于某种原因未能通过。  PC 中的卡是 DP83867的新项目。  其中的红色 CAT5是 TX 侧、连接到红色 PCB 上的蓝色 CAT5连接器、具有较旧的 PHY。  红色 PCB 上的红色 Cat5是该卡的 TX 侧、连接到 PC 背面的蓝色 CAT5。

简而言之、红色 RJ45连接器是 TX、蓝色是 RX。

希望这能有所帮助...

嗯、现在我看到我昨天的帖子、奇怪。  我将两者都保持不变、因为我将文本更改了一个小标题。

约书亚、您好！

我现在可以清楚地看到设置。 请尝试使用长度大于10米的电缆吗？ 通常、我们看到 PHY 在不同电缆长度下具有不同的行为、这有助于我们了解问题。

--
此致、
Gokul。

我尝试了几根50ish ft 的电缆来代替这些电缆、但在链路中没有看到不同的电缆。  我是否需要重新读取寄存器？

约书亚

Gokul、我有一些突破。  事实证明、我的25MHz 时钟有一点关闭。   我使用 PCI Express 参考时钟(100 MHz)来推导我的25 MHz 时钟以驱动 Xi 和 GTX。  漂移必须大于链路可承受的漂移(尽管我不清楚测量漂移以进行确认的最佳方法)。  我更改了 FPGA 代码、将100MHz 振荡器用作推导出的25MHz 时钟源、而不是 PCIe 参考时钟、并且链路工作正常。  这更符合我们在旧电路板上所做的工作、尽管 FAE I 强烈建议对 Xi 时钟使用晶体。

我仍在测试其他方面、但我现在似乎正在从另一个板获取数据。

约书亚、您好！

感谢您的通知。 检查时钟频率是一个很好的线索。 如果您需要任何其他帮助、请告诉我。

--
此致、
Gokul。