[参考译文] THVD8000：铁路传导抗噪性能：150kHz-80MHz、10Vrms 80% AM 1kHz 故障

您好、Alexandre、

感谢您的支持！

对于传导发射、您测试 THVD8000的标准是什么？

什么是电源(不是 IC 电源、而是通过 EVM 上的电感器的总线电源)电压？

您在何处测量传导发射？  

要验证您测试过的电缆的特性阻抗是多少？ 我在网上看到了一些具有给定参数的变体、我想了解您在使用什么？

因此、所有这些问题都不能解决-我认为可能会有问题的问题有几种可能：

总线电源上的电容是多少-是否有大容量电容？ 我也很确定它的 DC 基于这个问题--但是你能验证吗？ 因此、THVD8000设计中最终假设的一个因素是电感器连接到"交流接地"(这是相对的、因为电源可以是交流电源、但为了正常运行、它的频率需要降低几十年) -交流接地由总线电源/负载上假定的大容量电容形成。 我提出这一问题是因为我在电感器之后看到了噪声问题、基本上就是 THVD8000信号-这是由于节点不够靠近"交流接地"、无法进行滤波。  

使用更接近匹配的电感器(20%的变化可能会导致问题)来测试它是否有用也不是一个坏的举动-我仍然认为它可能与第1点有关-但这似乎不是一个坏主意。 但是、这不是我们通常看到的问题(在许多应用中使用的电感器具有宽容差)、但它可能是部分影响因素。

3.虽然我不认为这是主要问题-添加共模扼流圈(具有低串联电阻和 低差分电感) 可以帮助清除应用长导线可能拾取的任何共模噪声、并且只要添加的串联阻抗较低、就不应对器件运行产生重大负面影响。  

最终、由于没有根据我现在掌握的信息正确过滤某些内容、似乎系统中存在噪声。 THVD8000确实具有扩频时钟、这将导致调制频率偏差、因此您在噪声形式中看到的偏差很可能正是由于此原因所致。 请告诉我、如果您能回答我在上面提出的问题、我将会看到我能给您更多细微的建议吗-我确实有一种很好的感觉、这与 THVD8000有关、它不会"看到"电感器后面的交流接地 但是。  

请告诉我！

最棒的

Parker Dodson

您好、Parker、

该标准是 NEN-EN 50121-3-2：2017、它指向 射频共模噪声的基本标准 EN 61000-4-6。

目前、电源是5V USB、但后来它将是24V 电压轨、每端都有直流/直流转换器、以3.3V 电压为 IC 供电。

非发射、抗扰性

我将尝试测量我使用的电缆的阻抗。目前它是一0.75mm²个 Filotex EN50306-4 3P 300V 2*M Ω+屏蔽，我找不到订购代码...但它不是受控阻抗电缆。只有一根带屏蔽层的双绞线电缆。

我已经使用 USB 串行 TTL 转换器将 EVM 设置为类似这样的设置，屏蔽层接地，不确定它是否是最好的：

1 -不确定是否理解、但上面的图可能有所帮助

2 -我将在本周尝试使用双线圈电感器和共模扼流圈(使用屏蔽层作为负极导线)

您好、Alexandre、

很抱歉-我对辐射与抗扰度的问题讲错了。 感谢您提供参考标准。

我们通常不会考虑传导抗扰度、因此我们没有大量有关该抗扰度的数据。 如果可能、您可以展示一个图、说明在测试设置中注入和测量噪声信号的位置-我对您的设置与标准有点困惑、我只想确保我完全了解您的设置。 我看到您之前所附的图、这对 THVD8000设置很有帮助、但我想完全了解设置 、以确保我了解噪声的注入位置和测量位置、因为我像正在注入一样读取此图 器件的"D"引脚上的噪声信号并测量电缆上的噪声、我可能会出错、只是对它进行了误读、但这就是我想要澄清以减少任何误解的原因。 对于给您带来的不便、我深表歉意-但我只是想确保我了解噪声的注入位置以及噪声的再次测量位置(我相信它是在电缆上测量的-但我想再次检查)  

澄清-您是否计划通过传输线路传输电力和数据-如24V 信号将与数据一起传输(直流/直流转换器将在 IC 侧降低)？ 我问的原因是、您发送的图表未显示您使用电源负载进行测试(如果终端设备将存在这些负载) -如果这些也包含在系统中、我强烈建议在连接了这些系统的情况下运行测试、因为这可能会影响测试结果-在这种测试情况下、电源耦合也会浮动、这可能会导致问题 (如果使用 EVM -它们是 L1和 L2)。 该标准是否不希望在总线上包含其他器件？  

如上所述、对于我在共模噪声抗扰度方面看到的系统、您可以做的主要事情(虽然我们不直接对其进行规格说明、但我们仍会看到请求) 添加共模扼流圈有助于降低总线上的共模噪声-理想情况下、双绞线在这里会产生一些影响、但这可能还不够。 如果您在进一步的测试中发现这种方法有一些成功或问题、请告知我、以便我了解我们可以站在哪里。  

请告诉我  

最棒的

Parker Dodson

您好、Parker、

我正在注入 CDN EMCLAMP (接收来自发生器的射频信号的1m 长器件、请参阅下图)、它放置在距离屏蔽总线电缆上的接收器 EVM 20cm 的位置(电缆屏蔽直接连接到两个 EVM 接地层)、CLAMP 在一侧发送噪声 (最后两部分、并在另一侧吸收(以保护相关设备、从而仅测试 DUT)。 该钳位和该电平(10V/m)经过校准、并遵循标准 EN 61000-4-6 测试方法和 振幅(我们的设备经过校准以执行此操作)。

测量的是从接收器 EVM、PC 上输出的数据、在串行 TTL-USB 转换器进行转换后、我检查了 THVD 的输出、在 THVD 之后不会拾取噪声、而是 THVD 从总线对中"存储"噪声。 当电缆屏蔽层上强制存在噪声且未从发射极 EVM 发送数据时、接收器 THVD 仍然会由于传导噪声的 AM 调制而看到数据(我认为这是因为 共模噪声被转换为差分噪声)

我忘记解释我的图、总线连接器上有收发器的 VCC-GND、 在连接器的南北两侧有 VCC-GND 的过孔，而在南北两侧有电感 GNB 和 VBB 的输出，所以我在这些之间做了一根跳线：  

-在发射器 EVM 上、USB 电源进入 THVD、然后进入连接器过孔、并在总线电缆上注入

-在接收器 EVM 上、提取总线电缆电源并将其连接到 THVD 电源。

因此、目前所有器件都在4.5V 电压下运行、但最终应用将是3.3V THVD 和24V 总线电压、电池和3.3V 的 DCDC 设计为对噪声的影响很小、因此我现在将忽略它们。

在最终应用中、我还将使用不同的电感器进行注入、因为我需要比总线上的最多25个器件产生更低的影响。 (对于当前项目、最多15个也是可以的)。

我知道我的用例是比 THVD8000可能设计的环境更恶劣的环境、而且我还有很多不完美的测试条件(电缆不是120欧姆、 电感 器仍会变化等)、但 我希望得到一些测试想法。

我还了解到、将屏蔽层用作负极线、将总线(P+N)用作正极线可以使用单个共模扼流圈而不是电源扼流圈(因为内核不支持全直流偏置)提取功率、 我在初始帖子的末尾指出了这一点：

而且、由于电容器具有相同的偏置、也具有相同的电容和阻抗、因此差模转换的常见程度较低。

如果 您的想法好/坏、请告诉我您的想法。 电缆屏蔽是否可以与 THVD 共用接地(在两种情况下)？

此致、Alexandre

您好、Alexandre、

感谢您分享的详细信息-我非常感谢您提供的详细信息！

在我进行响应之前-我确实要注意的一点-是如果您不需要5MHz 调制频率并且可以将其缩小到300kHz、THVD8010基本上是 THVD8000的较慢但更可靠的版本。 如果您需要更高的调制、因为您具有更高的数据速率要求、那么 THVD8000可能仍是最佳选择-我只是想告诉您、我们确实有一款 THVD80x0器件、专为更恶劣的环境而设计。  

我想我理解您现在所面临的问题的全部范围、下面是几点意见：

1.对于您刚才所示的功率扼流圈/共模扼流圈图、我要说几句。 上图是我们在 THVD80x0器件上推动设计的内容-这是常见的实现方式。 但是、第二种实现不是我们通常 要推动的、对于以这种方式设置的电源/电源负载、我们通常会采用伪差分设置、其中 THVD80x0作为单端器件或多或少地运行 (如下所示-未显示端接、但仍可使用)：

其中电缆接地和 THVD80x0接地可以是相同的接地平面-这里有一些细微差别、因为机箱/接地连接和信号接地连接通常也可以在这些类型的应用中共存-在这一点上会更详细一些。

但是-您展示的实现可能起作用-通常我们不认为它是客户通常倾向于查看我上面显示的图表的原因、而您添加的第二个图表是您在上的电感器数量为一半 总线(在本用例中、由于驱动器幅度略有减小、因此以一定距离为代价)。 我需要注意的一点是高环路电流-这是 RS-485收发器已知的现象、即由于高接地环路电流、它们易受共模噪声的影响。 如果在此应用中存在"底盘"或"接地"连接、则回路电流可以减小、如下所示：

如果这是不可能的-由于共模扼流圈的能力、仍然可以改进(因为根据我 的理解、功率扼流圈内核在这个应用中将饱和) 但是、我想补充一点、在这种用例中、共模噪声可能存在、如果能够满足您的系统需求、我们建议您解决该问题。  

就总线的通信而言-这基本上是相同的实现-功率负载/源应该被视为交流接地、这样 THVD8000基本上不会在总线上看到任何经过电感器连接的东西-因为它是直流、这是一个相当安全的假设 由于直流/直流转换器周围通常存在大容量电容(许多应用中负载和源只是直流/直流转换器) 因此、我没有看到主要问题-只有由于接地环路电流较高而产生的潜在共模噪声-但事实证明、问题可能仍然较小。

最后、我想补充的一点是、我们确实有一个抗 EMC 干扰的 RS-485指南-它特定于一个用例、但其中的信息通常可应用于许多 RS-485应用。 https://www.ti.com/lit/ug/tidudf5/tidudf5.pdf?ts=1655320292600 第7页的第2.2.1.1.2节介绍了一些替代方法 为电路添加常见的抗噪性能。 本质上、除了已经讨论过的内容之外、它还包括分裂终端(端接电阻器与中间点的接地电容器分开)、滤波电容器在 A 或 B 上接地 (THVD80x0的阻抗有点复杂 、因为在设计系统的电感值时必须考虑到这些电容器的阻抗)和/或串联脉冲电阻器、这些电阻器有助于阻止一些瞬态噪声。 此设计需要注意的一点是、它不符合61000-4-6标准、但符合 IEC 61000-4-2/-3/-5标准。

虽然这不是一个完美的解决方案、但它具有一些有助于提高其他未经测试的标准性能的内容、因为本文档中的许多内容仍然围绕共模噪声(RS-485部分是针对该噪声进行测试的、但其方式与61000-4-6中所述的方式不同)进行解析  

我认为您目前所拥有的想法是一个很好的选择、因为它们显然是可能的、并且可能提供比当前实施更多的系统级优势。

请告诉我这些解决方案是否可以从您的角度尝试-如果您能够测试它们并获得新的结果数据、我希望看到、如果我们需要调整我 的任何建议以解决更具体的问题-但我 认为到目前为止、这些想法可能是帮助提高设计的共模抗扰度的良好起点。

最棒的

Parker Dodson

您好、Parker、

实际上、我还有一个问题与 THVD 输入端的 THVD8010和 THVD8000 EVM 电阻分压器有关、它们是用于增加失调电压以提高抗噪性能还是用于其他用途？ (默认情况下不放置电阻分压器、100nF 电容也不放置、因为如果有15-25个节点、我无法在每个器件上进行滤波)

然后回答您的问题：  

我可以移动到300kHz、但对于15-25个节点、每个节点上所需的电感有点疯狂(3-5mH！)

我认为、在我的情况下、伪差分是一个不好的主意(因为疯狂的共模噪声)、您仍然需要一个承载直流电流的真正电感器(大)、它具有共模扼流圈(图中的双电感器) 它可以小至1206共模扼流圈、并且为1mH、因为磁芯没有间隙、无法承载直流电流、但使用屏蔽层进行电流返回意味着双扼流圈上没有直流电流磁通。

屏蔽又名接地被计划为电容耦合到壳体=传动系的底盘、因为我将屏蔽= GND 切换以将器件串联一个连接到总线、从而能够按照它们在总线上的顺序检测它们、 因此、我无法让机箱短接屏蔽层、但我可以在屏蔽层上添加一个串联电阻器、以使机箱回路平静下来。

是的、我尚未针对 EFT (EN61000-4-2/-3/-5)进行测试、这是后来的另一个问题。

 发送器侧已存在中心端接(因为它将在内部存在)、但接收器上的端接仅为120欧姆、但 不容易实现中心端接(它需要 在最后一个器件的匹配连接器上使用 PCB)

您好、Alexandre、

EVM 上的电阻器(R8、R9、R10和 R11)(放置时)用于设置 A 和 B 之间的已知电压(3.3V 时为~310mV、5V 时为~475mV) 这使得接收器能够在总线开路和空闲总线情况下检测总线上的有效逻辑条件+针对噪声的裕度 、因为阈值低于空闲电压将被设定的值。 此外、正如电容器上的注意事项-它有助于模拟长 电缆、而不一定是建议的端接电容-该值不是在石头上超级设置的、而是有助于粗略估算不同电缆属性和长度可能产生的影响 输出驱动强度。  

可以理解-在许多应用中、低频系统不需要较大的电感值。 有一些解决方法-但它们不一定简单、因为它需要线路驱动器能够降低系统可以驱动或移除所有端接的最小阻抗、从而将 A 或 B 到接地的最小阻抗降低到60、而不是375 -但是 这很可能对系统中的噪声没有好处。  

我同意伪差分并不是该系统的最佳选择-它更多地是已知设计的参考设计-但我认为您建议的实施方案(添加了串联电阻以帮助降低环路电流-因为在您的系统中、建议的解决方案并不实用) 可能是最佳方法。  

关于端接电容的注意事项-我知道这将很难-但如果建议的下一步(基本上是接地共享) 我要采取的下一个步骤没有足够的成果，不过，我认为原建议应该改善这个制度，即使只是有一些串联的阻力，RS-485的大共模范围也应该在这方面有所帮助。 从 A 或 B 到接地的滤波电容器或 A 和 B 之间的电容器可能非常无用、因为 系统中的节点数量以及每条线路的接地预算阻抗-因此这不是一种很好的方法、这是可以理解的。  

话虽如此-  

在尝试使用我可能能够帮助解决的新接地方案+共模扼流圈进行测试之前、您是否还有任何疑问？  

如果不是-测试显示负面结果-请告诉我、如果可能、请分享新结果的概述、我可以查看可能需要调整的其他方面。

最棒的

Parker Dodson

您好、Parker、

我已经在 A/B 线路上通电的情况下完成了一些测试、使用每个线圈~1mH 的双电源扼流圈(在总线上并联时为470uH)、而不使用屏蔽层供电。

目前10MHz (采用5MHz OOK 配置)时的10V/m 共模噪声为~300mV、因此我需要 THVD8010阈值 VMAG_ONE & VMAG_ZERO (<0.3V &>1.2V)、是否可以通过将外部 PU 和 PD 电阻器连接 到 A/B 线路的电源轨来模拟该噪声？ (我上次提到的 EVM 的外部电阻器)

感谢你的帮助。

您好、Alexandre、

因此、电阻器实际上有助于实现空闲总线噪声容限-而不是有效总线。 添加300mV - 400mV (例如、A 上为1.5/1.6、B 上为1.2) A 和 B 之间的偏置可能有助于防止干扰、可能值得尝试、因为它比 THVD8010更简单-但我认为您不会从 THVD8000获得相同的稳健性、我最担心的是偏置可能会阻止 THVD8000 正确检测"低幅度"状态、因为阈值要严格得多。 然而、添加几个测试电阻器可能比查看 THVD8010没有什么麻烦-并且由于噪声只有300mV、我认为值得尝试-因为只要 B 到接地和 A 到接地的阻抗很大 低于偏置电阻器时、它可能不会成为"低幅度检测"的问题

如果您有任何其他问题、以及是否有 PU/PD 电阻器的任何结果、请告诉我！

最棒的

Parker Dodson

您好、Parker、

我忘了说、但我确实有一些 THVD8010以防万一、但电感器需要是巨大的或针对 PLC A 类移除了端接电阻器(请参阅上面编辑的图)。

我做了很多测试，发现有多层：

1-我已经使用波特100 (频率扫描 RLC 测量)测量了电感器、耦合电感器和共模扼流圈(对于 PLC 类型 B)、它们都具有严重的 SRF 限制、这意味着在高达5MHz OOK 时不会有任何使用、因为所有组件在这些频率下的阻抗都较差 (寄生电容更严重、电感器已经是电容式的)、500kHz-2MHz 是我的最佳选择。因此、我开始考虑 在此之后使用1MHz 的更多问题。 我还测量了共模扼流圈饱和(用于 PLC 类型 A)、我必须忘记尝试使用它们、它们在共模电流额定值的前5%中释放了所有电感、但我可以将它们用于 PLC 类型 B、我稍后将对其进行测试。

2 -在1-50MHz (较差范围)下测试高共模噪声(10V/m)我注意到、较高的波特率似乎比较低的波特率更容易受到噪声的影响、 但很显然、过采样和清除毛刺脉冲越低、我使用的波特率高达56k 波特(光耦合器设置 RX 信号接受的最大值)

3 -对于不同的 OOK 频率、1MHz 设置对拾取噪声的敏感度比5MHz 低、因此我改用了它。

4 - 将测试结果与发射器接地而不是接收器进行比较、我得出结论、后者更糟糕、并且由于所有器件需要在某个点接收、我仅在接收器之后进行测试。 有时我得出结论、将接收器接地比通过 PC USB 端口将总线接地更糟糕、但稍后我发现、我们实验室中的 AIO PC 的 USB 端口和外壳朝 220VAC 插头接地引脚浮动。

5 - 将硬接地屏蔽电缆与 IC 接地共用似乎比尝试将接收器与来自电缆屏蔽层的噪声隔离更好。 机箱/屏蔽和 IC 接地之间的电容或铁氧体行为更糟糕(收到更多假字符)、并且由于它类似于 RS485接地技术 C (虽然我不使用100Ohm 电阻器、而是使用铁氧体)、因此将 使用 RS 485接地技术 B、我将在节点上保留100Ohm 电阻器的可能性 (由于使用的连接器类型不同、在具有 PLC 类型 B 的控制器上不可能)。

6-我使用分裂线圈测试了 PLC 类型 A 和 B，与10V/m 传导射频抗扰度测试比较，情况与我预期的情况相同： 由于电感为+/-20%、因此共模 可以转换为差分模式、但阻抗已经很高、因此显然不是问题。  

我想知道使用耦合电感器(或 PLC 类型 B 中的共模扼流圈)是否实际上有助于降低共模噪声或创建某种差分模式(因为耦合电感器的"中心抽头"是交流接地的、噪声也是相对于接地的)、 您是否知道如何准确地模拟此内容？

我在这里创建、 结果似乎是、方向正确的耦合电感器/扼流圈(左上角)实际上会吸收一些共模噪声(红线是总线迹线之一)。 如果我产生不平衡(右下角的分离式电感器上为+/-20%)、那么我 可以仿真共模来进行差分噪声传输...

随附 Ltspice 文件

您好、Alexandre、

感谢您的详细更新！

我同意你迄今为止根据你看到的结果得出的结论

对于仿真：

如果您有.lib 文件或一些基本 SPICE 模型、您可以将其压缩、并将压缩文件夹拖到回复窗口中的文本框(单击回复时打开的框)上 、然后将其作为文件附加。 我认为您可能只能处理任何文件-但我通常使用 zip 文件。 然后，我可以检查我的侧面，看看是否有需要改进的地方-- >我无法100%确定 哪些文件是仿真的一部分 -只是为了让您知道我来自 TI、因此无法访问 LTSPICE -但我确实有 TINA/PSpice、我认为 LTSPICE 具有相同的网表语法、因此我应该这样做 能够查看代码-但是如果我在我的响应中附加任何 silms、它将在一个稍微不同的环境中-但是网表真的不应该改变(或者、如果是这样、它将是轻微的)。  

同时、我将更深入地研究仿真、看看是否有比您所了解的更好的策略 (您所做的与我所做的相似-因此我将深入探究并尝试查看是否有其他模拟方法)  -我的仿真经验主要在于 IC 建模、但我应该能够找到更多信息来了解这是否是最佳路径仿真路径-如果没有、我可以将编辑过的仿真文件返回给您、并进行改进(如果我发现有)。

请告诉我 SPICE 文件、我将研究其他可能的仿真技术。

最棒的

Parker Dodson

我的 SPICE  

共模噪声共模扼流圈与耦合电感器与 SPLIT coils.net

L1 N001 N004 470µ Rser=7 Cpar=50p
V1 N003 0正弦(0 10 100k) AC 10.
R1 N003 N009 68
1µ N005 N004 μ H
L6 0 N005 500N
R3 N005 N004 1k
R2 N001 N003 68
L2 N004 N009 470µ Rser=7 Cpar=50p
L3 N002 N007 470µ Rser=7 Cpar=50p
V2 N006 0正弦(0 10 100k) AC 10
R4 N006 N010 68
1µ N008 N007 μ H
L4 0 N008 500N
R5 N008 N007 1k
R6 N002 N006 68
L5 N007 N010 470µ Rser=7 Cpar=50p
L7 N012 N017 520µ Rser=7 Cpar=50p
V3 N016 0正弦(0 10 100k) AC 10.
R7 N016 N020 68
1µ N018 N017 μ H
L8 0 N018 500N
R8 N018 N017 1k
R9 N012 N016 68
L9 N017 N020 420µ Rser=7 Cpar=50p
L10 N011 N014 470µ Rser=7 Cpar=50p
v4 N013 0正弦(0 10 100k)交流10
R10 N013 N019 68
1µ N015 N014 μ H
L11 0 N015 500N
R11 N015 N014 1k
R12 N011 N013 68
L12 N019 N014 470µ Rser=7 Cpar=50p
；tran 1m
.ac 解码20 1k 100MEG
K1 L1 L2 1
K2 L10 L12 1.
后退否
.end

您好 Parker、我正在设计电路板、我有一个与 tranzorb 保护相关的问题、EVM 上的基准是什么？

更一般而言，是否可以在 EVM 用户手册中添加 BOM？ 不使用它有点令人困惑(原理图不显示是否安装了哪些组件、因此每次都必须检查物理性)

哪种设备最适合保护总线？ 我已经决定、一个与耦合电容器并联的 SMF24V 裁研所将是唯一的保护措施( 对于电容器和电感器、虽然不是那么敏感)、但我应该对 THVD 总线引脚采取什么 措施？

您好、Alexandre、

对于 SPICE 文件-您是否尝试使用耦合电感器进行电感差异建模-我不确定您要为系统寻找的容差-但我认为共模到差分噪声转换会由于中的不匹配而发生 电感。 也许我在这里遗漏了一些东西-但我认为具有不平衡的分离电感器似乎是一个很好的最坏情况估算 sim -但对于耦合电感器、似乎电感没有差异-从我看到的耦合电感器数据表中可以看出有2 电感以容差测量每个电感- 我想它们可能没有太大的不匹配-但如果有一些不匹配、我认为它会显示出来。  

至于 BOM -我不知道为什么不在那里- 我将把它添加到我们在积压工作中处理的项目列表中、以添加用户指南。 但是、由于这不是秘密信息、我在 Excel file.e2e.ti.com/.../1050.INT122A_2800_001_29005F00_BOM.xls 中将 BOM 附加到此帖子

 我们的 BOM 中包含 CDSOT23-T12C -因此使用12V TVS 二极管将电压保持在共模工作范围内 (器件具有+/-18V 的直流故障保护-因此保护二极管会将其钳制在故障额定值下-但在发生故障的情况下、器件将无法运行 (运行共模范围为-7V 至12V、超出该范围进入故障区域、器件很可能无法正常工作、但不应损坏)。 理想情况下、二极管无需在额定电压条件下导通、但需要防止 THVD8000引脚出现高于额定电压的故障条件。 24V 额定值很可能过高、并且对实际器件提供的保护极少(器件在此之前将损坏)-这就是串行阻断电容器非常重要的原因、因为在 THVD8000 I/O 上看到总线功率信号之前、应显著降低总线功率信号

如果您有任何其他问题、请告诉我！

最棒的

Parker Dodson  

您好、Parker、

CDSOT23-T12C 的阻抗不是很低、其 LED 比 SMF 或 SMA tranzorb 的阻抗要低、 但仍然很重要、以至于我无法在每个节点上放置一个、我尝试找到具有或不具有集成限压器/吸收器的低电容二极管阵列(用于数据线路)、但它们使用的混合电容二极管不会超过9V 反向电压...  

与电容器并联的24V 额定转接器仅用于在总线上出现 ESD 或 EFT 放电时保护100nF 50V 系列电容器。

线路上的电压不应超过24V (低阻抗故障)、任何时候 tranzorb 都不会在直流/静态模式下打开。

如果由于某种原因导致其中一个串联电容器损坏、收发器将看到24V 电压、并且可能在 总线电流限制被锁存之前损坏、但随后整个节点将被更换。

我将重新测量耦合电感器或 CMC 的每一侧之间是否存在阻抗差异、并使用该差异进行电阻调节。

我已经发现使用填充作为接地回路的另一个优势、降压的节点纹波无法在数据总线上增加差分噪声、因为电流的一半会流入对的每一侧。

此致。

亚历山大

您好、Alexandre、

啊、我明白-这是有道理的。 我知道  CDSOT23-T12C 可能不适用于这种情况。 对于您拥有的定位(串联电容器之前的保护)、24V 器件应该是可以接受的。 如果系统中可以正常地因串联电容器故障导致节点故障、我认为这应该是可以的。

如果您对正在运行的仿真有任何疑问、请告诉我-但我认为、一般而言、串联电容器应该足以保护收发器 (只要它们不会发生故障)。  

此外、如果您有任何其他问题、请告诉我！

同样、正如注释-我认为 E2E 论坛在30天后自动关闭/锁定主题-这绝不是为了阻止 您提出更多问题、只要您有这些问题、我将乐意提供帮助-但如果有的话 您有更多的问题可以启动新的线程、我仍然支持-这就是系统的设置方式、我想让您知道、如果 发生这种情况、它不会让您感到意外。

最棒的

Parker Dodson