请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DP83848K 在我使用 DP83848K 的设计中、加电时的 COL/PHYAD0信号在 IC 内部上拉以提供00001地址。 除了用作地址引脚之外、它还用作冲突检测引脚。 我的设计中有一个场景、我希望地址为00001、但希望通过使该引脚经过缓冲器然后到达 FPGA 来将其与 FPGA 隔离。
如果我的理解是正确的，则只有当我有半双工连接时，此引脚才会起作用，否则 MII 接口中不使用此引脚。 如果这是正确的、那么我可以将该引脚保持断开状态(在内部它通过 DP83848上拉)、而不会与 FPGA 接触、也不会让 FPGA 通过缓冲器将其从 FPGA 的起始部分隔离。 如果我将其隔离并且缓冲器延迟为5ns 左右、那么在半双工情况下、碰撞检测设置/保持时间是否会出现问题？
