This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Srinivas (希望这对您有所帮助)、
我们将根据 TI 的建议以及我们对上一个线程中的 DP83826EVM 进行的一系列测试、不断改变我们的设计、以使用 DP83826 PHY。
随附了更新后的设计、以 DP83826取代了 LAN8742A。 如前文所述、我们期待您在开始下一次构建之前对设计提出意见。
希望你们做得好-期待您能尽快收到您的回复。
小心-邓肯
e2e.ti.com/.../DP83826-PHY-Review-Copy-_2D00_-Schematic_5F00_10101.B_5F00_2021_2D00_07_2D00_20.pdf
您好邓肯、
感谢您的消息、并很好地了解进度。
我将在下周初审查并提供我的意见。
请注意、
此致、
Sreenivasa
您好邓肯、
我已在随附的原理图 PDF 中添加了注释。
摘要包括终止未使用的 TX_信号、MDI 变压器 CT 端接电容器、CEXT 电容器值更改以及一些有关性能改进的其他建议。
此致、
Sreenivasa
Sreenivasa、
感谢您的参与。 我 有一些问题。
"考虑 TX_D2、TX_D3、TX_CLK 使用 2.49K":您是指引脚26、27和22吗? 我假设这些应该通过2.49k 拉至 GND? 即使这些信号不在 RMII 模式下使用、这也是不让它们悬空的好做法吗?
"请检查晶体负载电容- TI 建议15-40pF":22pF 值和晶体 p/n 是从 DP83826评估板复制的、我认为这是一个很好的起点。
"请检查电容值、建议使用2nF 电容。 参考第7节引脚配置和功能(基本模式)":从 DP83826评估板复制了 μ 0.1µF 值。 2nF 的差异很大,但我将做出这一改变。
我50Ω 到、当我使用 DP83826评估板进行测试时、TD_P/M 和 RD_P/M 上 VDDA3.3的 Δ Σ 上拉电阻留在电路板上、但看起来不需要这些电阻、并已从设计中移除。 这些上拉电阻是否是评估板测试的问题、并在10M 正常工作时阻止100M 模式工作?
感谢您的帮助-邓肯
您好邓肯、
感谢您的查询。
"考虑 TX_D2、TX_D3、TX_CLK 使用 2.49K":您是指引脚26、27和22吗? 我假设这些应该通过2.49k 拉至 GND? 即使这些信号不在 RMII 模式下使用、这也是不让它们悬空的好做法吗?
你是对的。
"请检查晶体负载电容- TI 建议15-40pF":22pF 值和晶体 p/n 是从 DP83826评估板复制的、我认为这是一个很好的起点。
应该可以、但这是一个注意事项。 寄生电容会增加。
"请检查电容值、建议使用2nF 电容。 参考第7节引脚配置和功能(基本模式)":从 DP83826评估板复制了 μ 0.1µF 值。 2nF 的差异很大,但我将做出这一改变。
好的
我50Ω 到、当我使用 DP83826评估板进行测试时、TD_P/M 和 RD_P/M 上 VDDA3.3的 Δ Σ 上拉电阻留在电路板上、但看起来不需要这些电阻、并已从设计中移除。 这些上拉电阻是否是评估板测试的问题、并在10M 正常工作时阻止100M 模式工作?
是否可以进行快速检查?
此致、
Sreenivasa
Sreenivasa、
随附了最终 DP83826原理图、最后请您检查一下。 您的意见非常有帮助。
没有50Ω 上拉电阻器、我们无法进行测试、因为我们使用的原型板不再可用。
非常接近此设计更新的末尾。 我们目前面临的最大挑战是寻找器件、以便我们可以构建和测试器件、而在短期内解决这些问题没有简单的答案。
小心-邓肯
e2e.ti.com/.../DP83826-PHY-Review-Copy-_2D00_-Schematic_5F00_10101.B_5F00_2021_2D00_08_2D00_17.pdf
您好邓肯、
感谢您的消息、很遗憾听到您所面临的一些挑战。
我将在本周结束时提供我的意见。
快速回顾一下、我看到引脚21断电/中断未连接。 我建议使用一个2.2K 电阻器上拉该引脚。
此致、
Sreenivasa
您好邓肯、
除了上述内容外、这里还有几个输入
请检查 c275和 C902、C903、C904的额定电压。
我们建议在 LED 引脚上使用单通道或双通道 TVS。 这取决于您可能具有的 EMI/EMC 要求。
我会考虑为 MDIO 信号设置一个串联电阻器、尽管这不是必须的。
2.2nF 的 Cext 电容应该可以。
我还假设 TX 端接靠近 MCU/SOC。
祝您设计顺利。
此致、
Sreenivasa
您好邓肯、
您能不能在 R351之后为引脚19提供一个15 pF 电容器的占位符。 您可以将该电容器设为 DNP 以作为起点。
此致、
Sreenivasa
Sreenivasa、
是的。 我可以根据您的建议添加一个15pF 电容。 我假设电容器应连接在 R351的 uC 侧和 DGND 之间、如下所示。 在什么情况下需要安装此盖、而不仅仅是 DNP?
谢谢-邓肯
您好邓肯、
感谢您的参与、这是正确的。
如果在数据包错误方面存在性能问题、您可以考虑安装此电容器并进行测试。
此致、
Sreenivasa