[参考译文] DP83849I：复位和断电引脚的上升时间要求

您好、Ali、

本数据表中没有关断引脚上升时间的规格。 如何使用此信息？

谢谢、

卢卡斯

此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供，并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

您好 Lucas、  

如前所述、PHY 的双功能/中断引脚在我的应用中被拉高、复位引脚也被拉高、但在上电后、该复位引脚由 FET 的漏极端子释放。 那么、问题是允许上拉电阻器的最大值是多少。 最长上升时间是多少？ 上拉值越大、信号从低电平变为高电平之前经过的时间越长。 通常、对于芯片输入、数据表中给出了上升时间。

您好、Ali、

我们将研究您的问题、并将在周三之前回复您。

谢谢、

卢卡斯

您好、Ali、

您是否特别需要复位上升时间、或在释放复位后 PHY 稳定所需的时间？ MDC 寄存器访问前导码之前的后置稳定时间最大为3us。

谢谢、

卢卡斯

此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供，并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

您好！

我需要以[ns/V]为单位的最大上升时间建议、因此我可以确定上拉电阻器的最大值。

您好、Ali、

遗憾的是、我们没有描述复位引脚的上升时间。 但是、如果输入低电压和高电压 VIL 和 VIH 有用、我们会对它们进行表征。 它们可在数据表的表4.5中找到。

谢谢、

卢卡斯

此通信和任何相关通信中的所有信息均按“原样”和“不含任何瑕疵”提供，并受 TI 的重要声明(http://www.ti.com/corp/docs/legal/important-notice.shtml)约束。

好的、谢谢、

因此、对 RESET 和断电引脚的电压电平是否上升至关重要进行汇总、例如通过1k、10k 或33k 电阻器从0V 上升到 VDD。