[参考译文] SN65DSI86-Q1：CAN#39；t 输出色条图形

尊敬的 David：

GPIO2上 Vsync 脉冲的频率为20Hz、如下图所示。 它与我发送的内容匹配。 但在我的设计中将 GPIO3连接到 GND 时、我无法测量 HSYNC 脉冲。

谢谢、此致、

沙东  

Chaodong

最好测量 HSYNC 来验证 HSYNC 频率。 如果 HSYNC 频率看起来正常、那么我将重点关注数据并确保数据正确。 DSI86不会检查数据内容、也无法知道数据是否正确。

谢谢

David  

尊敬的 David：

是的、实际上、我还想测量 HSYNC、但 GPIO3直接连接到 GND。 我已经检查了布局。 GND 和 GPIO3之间的线处于封装状态、这使得我无法切断该线。 是否有任何方法将 HSYNC 映射到诸如 IRQ 的其他引脚？

谢谢、此致、

沙东

尊敬的 David：

现在、寄存器0xf6始终保持为0x40、您知道什么是错误吗？

谢谢、此致、

沙东  

尊敬的 David：

我再次检查了通过0x20到0x3A 的时序寄存器。 所有这些都是正确的、与面板相同。

我不确定哪个参数会导致 LOW_TO_DP_SYNC_LOCK_ERR。  

谢谢、此致、

沙东  

Chaodong

只需再次检查、像素时钟是否为49.5MHz？  

您还可以尝试其他 DSI 源吗？

谢谢

David

尊敬的 David：

像素时钟应为337.75MHz，即3040*1852*60。 我也没有其他 DSI 源、因此我想问您、TI 以前是否有 DSI86 EVM 的 DSI 源。 现在、我不知道哪里出错了。  

如果0xf0-0xf8中的错误标志被置为有效、DSI 源将不会传递到 DP、对吧？ 无论这些错误标志如何、是否有任何方法强制 DSI 流至 DP？

谢谢、此致、

沙东  

Chaodong

分辨率 为337.75MHz (3040*1852*60)时，VSYNC 为60Hz，而不是先前测量的20Hz。 因此、VSYNC 频率看起来仍然存在问题。

谢谢

David

尊敬的 David：

是的、我也不确定面板接收20fps 视频流是否正常。 由于源只有20fps 的输出、我无法向 DSI86输出60fps 的视频流。  

我发现 DSI86支持 PSR。 是否可以使用此功能来处理 DSI 源和面板刷新率之间的差异？

如果我向 DSI86发送20fps 视频流、DSI86能否在 DP 通道上以60fps 的速度发送视频流？

这意味着 DSI86将以60fps 的速度发送20fps 视频、在发送1帧后、DSI86将持续两帧保持挂起模式。 但它仍然可以从 DSI 接口接收数据？

谢谢、此致、

沙东

尊敬的 David：

明白了。 是否可以让面板处于 PSR 模式、但 DSI86仍处于正常模式。 DSI86还接收20fps DSI 视频流并将其发送到 DP 端。 面板将连续接收20fps 视频流、但使用 PSR 功能以60fpa 的速率显示？

我还尝试在 DSI 接口上生成60fps 视频流。 我以0xff 的形式发送所有像素数据、这意味着白色。 但 DSI86仍将0xf6显示为0x40、即 LOW_of_DP_SYNC_LOCK_ERR。 面板仍然不显示任何内容。 您是否对我如何在此进行调试有任何想法？

谢谢、此致、

沙东

尊敬的 David：

请参阅下图了解 VSYNC 波形。 我还发现、即使我禁用 DSI86的 DSI 输出、寄存器0xf6仍保持为0x40。

这是什么意思？

尊敬的 David：

谢谢、此致、

沙东

Chaodong

1.仔细检查 DSI86寄存器的编程值，并确保该值与 3040*1852*60显示器相匹配

2.验证色条是否仍然正常工作

3.如果色条正常工作，请检查 DSI 侧的设置/保持时间。

4、 向状态寄存器0xF6写入0xFF、然后重新读取寄存器以确保错误有效  

5.检查并确保您遵循 DSI 通道传输和传输功能

6.检查并确保 DSI 数据类型正确

7.检查并确保 DSI 数据内容正确。

谢谢

David  

Chaodong

还有一个问题、您是否支持18位或24位 BPP？

谢谢

David

尊敬的 David：

我再次验证了寄存器、我想现在就验证了。

2.是的，色条现在仍然有效。

3、设置和保持时间是我所担心的。 但我无法进行调节、因为我使用 FPGA DPHY IP 作为发送器。 IP 不提供用于调整时钟和数据通道之间相位的参数。

4、我做到了。 我始终可以看到0xf6为0x40。

5.我不确定这个项目，我应该参考哪一章？

6.对于 VSS 数据类型为0x01、对于 HSS 数据类型为0x21、对于 RGB 数据类型为0x3E。

7.对于数据内容、我没有更改接收端的内容。 但 ECC 字段和 CRC 字段由 FPGA DPHY IP 生成。 我已检查 WC 字段和数据类型字段。

谢谢、此致、

沙东  

尊敬的 David：

我正在向外发送24位 BPP RGB 数据包。 面板的深度为24位。

谢谢、此致、

沙东

尊敬的 David：

现在、我尝试发送固定数据有效载荷来查看是否可以显示面板。 所有数据有效载荷为0xff、这意味着面板显示白色。 我用它来驱动我的一台戴尔显示器。 但这也没有任何显示。 我已将状态寄存器值从0xf0检查为0xf8。 除 oxf6外、所有寄存器保持为0x00。 0xF6始终保持为0x42、这意味着 LOW_TO_DP_SYNC_LOCK_ERR 和 DPTL_EXPANSION_HSYNC_ERR。 我不确定 HSYNC ERR。 我按照 VPW-->VBP->VACP->VFP 之前的说明发送了数据包。 所有线路都将跟随一个 HSS 数据包、除了第一条线路后跟 VSS 数据包。

谢谢、此致、

沙东  

尊敬的 Davic：

很抱歉在上一次答覆中误导您。 我忘记清除寄存器0xf6。 清零该值后、当我使用固定有效载荷来驱动 DSI 接口时、0xf6也保持为0x40。 我在20fps 视频流上发现的相同错误再次出现。 现在视频流为60fps。 我仍然不知道是什么问题、因为仍然没有显示。 色条仍然有效。 但当我禁用色条并将 DSI 视频流传递到 DP 时。 显示器上没有显示任何内容。 所示的监控器没有 DP 信号。

谢谢、此致、

沙东

Chaodong

请参阅此 e2e 机票 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/902949/sn65dsi86-fpga-mc20902-solution-issue/3344478?tisearch=e2e-sitesearch&keymatch=LOSS_OF_DP_SYNC_LOCK_ERR#3344478。 是否无法检查 HSYNC 频率？

谢谢

David

尊敬的 David：

将尝试切断电路板上的 GPIO3引脚以检查 HSYNC 的频率。 我们将在检查后返回给您。

谢谢、此致、

沙东  

尊敬的 David：

最后、我测量了 HSYNC 的频率。 请参阅下图了解 HSYNC。 频率为67.67kHz。 '

现在、我的像素时钟是148.5MHz。 Htotal 为2200像素。 因此标称频率为67.5kHz。 您认为67.67kHz 是合理的吗？

谢谢、此致、

沙东

Chaodong

HSYNC 频率=像素时钟/ Htotal、在本例中、Htotal 是多少？

谢谢

David