[参考译文] TIC10024-Q1：原理图审阅请求

您好 Jeffrey、

VS、VDD、CAP_A、CAP_PRE 和 CAP_D 上的去耦电容器看起来正确。  我建议电路板上的电容值更大、更靠近 VS 和 VDD 的电源、我认为这将包含在设计中、但只是不显示在该原理图中。

SPI 电路看起来正常、出现了

此应用中不使用 RESET、因此将其拉低是正确的。

我不确定 C_SWITCH_INT 和 O_SWITCH_WAKE 端口之间/INT 引脚上的双连接。  /INT 引脚是一个开漏引脚、在发生中断时将拉低。  阻断二极管的 C_Swtcht_INT 侧有一个上拉电阻器、用于隔离 O_SWITCH_WAKE 端口。  我无法从共享的原理图部分验证其用途或准确性。

通常使用100欧姆的串联电阻值。  100nF 电容器看起来比我通常看到的要大一点、例如、在 EVM 上使用了0.015uF 电容器。  但是、如果没有有关您的开关或器件配置的任何信息、我无法验证它们的值是否适用于您所需的配置。  这些输入可配置为以不同的数量和不同的时间提供或灌入电流。  电阻器、电容器和开关将创建一个 RC 滤波器、该滤波器将更改比较器或 ADC 测量的脉冲幅度。  但是、由于可以设置不同的阈值电平、因此存在很大的灵活性。  但是、如果电容器过大、则电压电平可能无法在轮询周期内充电、从而导致低脉冲电压振幅。  如果您可以提供其他配置和交换机信息、我可以提供更具体的注释。

此致、

Jonathan