This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/972170/ds125df410-back-biasing-current-when-powered-down
如果 SDA/SDC 或 INT 引脚通电(例如、将2k Ω 上拉至3.3V)、而 DS125DF410的其余部分断电(Vdd = 0V)、是否有任何显著的电流流入它们？
不、不应该存在。 根据数据表、这些引脚的电流仅在微安范围内。
3.3V LVCMOS 直流规格(SDA、SDC、INT)
VIH 高电平输入电压
VDD = 2.5V
1.75 3.6
五
VIL 低电平输入电压
GND 0.7
VOL 低电平输出电压
IPULLUP = 3mA
0.4.
IIH 输入高电流
VIN = 3.6V、VDD = 2.5V
20 40.
μA μ A
IIL 输入低电流
VIN = GND、VDD = 2.5V
–10 10.
FSDC SMBus 时钟速率
从机模式
100 400
kHz
主控模式(5)
400
因此、
Rodrigo Natal
HSSC 应用工程师
