• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 376 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65MLVD206：申请查询

admin
Guru**** 2638315 points

Other Parts Discussed in Thread: SN65MLVD206

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/992773/sn65mlvd206-application-inquiry

器件型号：SN65MLVD206

大家好、团队、

我的客户正在使用 SN65MLVD206 进行 SPI 时钟发送/接收。 RE 和 DE 引脚通过导线(短接在一起)连接到 uC 的 GPIO。 UC 通过拉高或拉低来控制这些引脚的状态。 使用此方案是否会出现问题？ 在这种情况下、uC 可以是 SPI 主器件或从器件、因此需要双向时钟信号。

与上述情况类似、出于相同的原因、引脚 R 和 D 通过导线连接到同一器件。 可以这样使用吗？

此致、

Renan