[参考译文] DP83867E：无法满足1Gbps (以及低得多)要求

尊敬的乔治：

您是否能够分享此测试使用的电缆长度？

此外、如果两个867's 或两个869's 相互连接、是否会发生相同类型的数据包错误？ 或者、这些误差是否仅在 Ixia 连接到这些器件时出现？

感谢您的参与！

利斯尼

您好、 Lysny、

我们一直在使用10英尺 Cat5e 电缆进行测试、也看到了 Cat6电缆的问题。

您的意思是两个彼此相连？ 背靠背？ 我们有一个平台、在该平台中、数据在同一型号的多个 PHY 之间传递、但电路板上还有其他组件 处理流量。

尊敬的乔治：

是的、我是指一个867是主机、另一个867是客户端。 或与869类似。

您能否提供一个方框图、其中包含数据通过的 PHY 数量以及该路径上的其他重要组件？

谢谢、

利斯尼

Lysny、

我们目前没有严格的 PHY-PHY 配置、我们也不能。 我的平台具有 FPGA 阻止直接 PHY-PHY 连接的功能。

尊敬的乔治：

您是否能够通过铜缆检查两个867的连接？

此外、传输64字节数据包时的数据包间隙是多少？ 如果使用严格的 IPG、请尝试将寄存器0x53编程为0x2054？

谢谢、
利斯尼

您好、Lysny、

请参阅随附的图纸。 它显示了我们能够深入到平台中的程度。

我们使用的标准 IPG GAP 为12 (查看该寄存器、我相信我们可以保留该默认值)

尊敬的乔治：

请尝试建议的寄存器配置、并告诉我您的结果！

谢谢、

利斯尼

您好、Lysny、

结果好得多！ 但仍未完全修复。

更改寄存器之前 TI 平台的结果：

  寄存器更改后的结果 TI 平台：

TI 平台上的最高利用率未下降：

请注意：测试了52%至56%的四路高斯分布、导致1个数据包的丢弃。 较高的速率=较高的下降百分比。

与 Marvell 88E1111相比

所幸的是、我们正在变得越来越近。 我现在的问题如下：

1.您对此寄存器有什么更深入的了解吗？ 寄存器描述只考虑2个值(0x4和0x5)。 其他所有值如何？ 我可能会尝试复制一些设置为0x3的测试。

2.对于不同的数据包测试，您还有其他建议吗？

提前感谢、

乔治

尊敬的乔治：

很高兴看到改进！ 寄存器0x53不在数据表中、您可以查看表53、即寄存器0x32。 我将在明天向您提供更多的注册详细信息和一些进一步的建议！

谢谢、

利斯尼

您好、Lysny、

为了澄清这一点、我一直在查看这两个分别用于丢弃数据包的平台的数据表：

DP83867E -与上述测试相对应的 PHY (结果要好得多、但我仍然想减少最后一位下降)。 此数据表提供了寄存器0x0053的信息(以及为了提高性能而更改的内容)。

DP83869HM - PHY、位于另一个平台上、面临这一大型丢包问题。 我在这里看不到 DP83867E PHY 中的寄存器0x0053或类似0x0053的寄存器。

谢谢、

乔治

尊敬的乔治：

运行出现错误的测试之一后、您能否检查寄存器0x13和0x15？ 需要在寄存器0x12[2]中启用中断、0x13和0x15将报告任何错误。 您还可以读取寄存器0x32吗？ 查看这些信息将有助于找到问题发生的位置。

寄存器0x53调整在千兆接收时重新同步所需的空闲周期。

另一项建议是将综合投资小组增加到13个。

谢谢、

利斯尼

您好、Lysny、

以下 是在运行测试之前/期间/之后读取寄存器的结果、结果导致~1000个丢包。 这是使用寄存器0x0053中的值"2054"：

运行第二个测试以获取"测试后"列中的值、因为其中一些值是自清零的。 我认为第10位(链路状态变化)可能只是标记测试的开始/结束、因为测试期间测试不会达到"1"。

请注意、我已经看到性能稍有提高、将值从"2054"更改为"2053"。 我看到性能更差、令人惊讶地将其更改为"2055"甚至"2052"。

我怀疑所使用的 Ixia 流量发生器偶尔会以低于12 IPG 的速度发送。   Ixia 上 IPG 设为10时、性能明显下降。 您是否知道会告诉我们 IPG 是否曾低于12的任何 PHY 寄存器？

谢谢、

乔治

尊敬的乔治：

好的、看起来在 xgmii 侧发生过流/下溢。 我认为需要清除寄存器0x32[2]、以便寄存器0x15显示错误计数值。 您是否能够尝试该调整并查看寄存器0x15是否显示任何更改？

此外、我相信如果您检查寄存器0x43[bit4]、如果检测到的 IPG 与编程的 IPG 不同、该位应变为高电平。 我必须仔细检查、但情况确实如此。

您是否能够将 Ixia 上的 IPG 增加到13？

谢谢、

利斯尼

看起来寄存器32位2是 RO 并且"写操作被忽略"、尽管我一直在尝试。

下面是两个测试的比较(注意：在两个测试之间重新接通电源)：

但我想看不到 Ixia 设为12时的跌落

提前感谢、

乔治

尊敬的乔治：

867和869之间的位似乎不同。 我很高兴将 IPG 设置为13能够显示无帧丢失。 我将研究我们可以调整的其他寄存器、以便将 IPG 保持在12、明天回来！

谢谢、

利斯尼

您好、Lysny、

我刚刚在其中一些寄存器的.TCL 读取脚本中发现错误。 修改并运行丢弃的数据包测试后、我会收到以下值：

很抱歉造成混淆。

谢谢、

乔治

尊敬的乔治：

您是否能够使用 DP83869EVM 运行此测试？

您能否提供电缆长度和类别？

此外、如果您能够提供 DP83867定制板的原理图、我可以查看。

谢谢、

利斯尼

您好、Lysny、

在前面的测试中、我们一直使用100m CAT5e 电缆。

我们已切换到标准10英尺电缆、 DP83867E 和寄存器0x0053设置为2053和2054。 电缆长度对性能没有明显的影响。

以及 使用 DP83869EVM 进行的一些测试：

应该注意的是、我们已将时钟连接到板载25MHz CMOS 振荡器。

我将返回原理图。

尊敬的乔治：

您选择 CMOS 振荡器是否有原因？ 您是否能够使用晶体振荡器对此进行测试？ 我们之前已使用晶体振荡器测试过 EVM、未发现任何数据包丢失。

EVM 测试是否仍然通过 FPGA 进行连接？  

此外、请随时发送原理图。 )

谢谢、
利斯尼

您好、Lysny、

我们选择 CMOS 振荡器作为性能检查。 晶体也会导致数据包丢失、尽管比 CMOS 振荡器好一点。 EVM 测试使用从 Ixia 到 DP83869EVM 开发板的环回、因此没有 FPGA。

以下是 我们的 PHY 回送自定义平台上使用 FPGA 时钟(自定义平台和开发板平台之间的最精确 ppm)的 DP83869结果：

您是否会介意给您发送电子邮件以便我提供原理图？

谢谢、

乔治

尊敬的乔治：

刚刚发送了一个包含我的电子邮件的朋友请求！ 让我们继续电子邮件主题。

谢谢、

利斯尼