[参考译文] SN65DSI84：SN65DSI84 LVDS 无视频输出

感谢您的回复。

 有关初始化序列的问题有两个。

1 DSI-clk 是否必须比 sn65dsi84 EN 或 csr-init 早出？

2 是 DSI 数据？中所需的 LP-11状态

这是我的初始化序列。

您好、Xiaoqiong、

数据表列出了初始化序列的步骤和顺序。 初始化序列中的每个步骤都按其列出的顺序进行、步骤9至11除外。

此致、

I.K.  

你(们)好   

我遵循数据表中列出的初始化序列。但 PLL 仍然是 unlocked.Compared、与 示波器上显示的初始化序列相比、我发现我们 MediaTek 2712平台的 LP11状态时间仅为1-2us。 我不知道为什么 PLL 被解锁。请帮助您检查此问题。附件是我  从 DSI 调谐器 .e2e.ti.com/.../dsi84_2D00_72.6M.dsi.7z 获取的.dSI 输出文件

您好、Xiaoqiong、

查看您的.dSI 输出文件、您未正确配置器件。  

您的配置是单 DSI 至双 LVDS。 这意味着 DSI 侧的水平时序参数(HPW、HBP、HFP、HActive)需要恰好是 LVDS 侧的两倍。 垂直参数可以保持不变。

2、DSI CLK 应使用本文档的方程式2计算： http://www.ti.com/lit/an/slla356/slla356.pdf 由于配置是单 DSI 转双 LVDS、因此方程式应乘以2。 您的 DSI CLK 应恰好为435.6 MHz、以支持双72.6 MHz LVDS 时钟。

此致、

I.K.  

你(们)好   

我将 DSI 侧的水平时序参数(HPW、HBP、HFP、HActive)加倍为 LVDS 侧的水平时序参数并校正 DSI CLK、但也没有 LVDS 视频输出。附加是我的新.dSI 输出文件。

根据文档http://www.ti.com/lit/an/slla356/slla356.pdf 的2.5章 节，我认为我的初始化序列和配置是 correct.please，可以帮助我再次检查。这是很多。

e2e.ti.com/.../dsi84_2D00_72.6M2.dsi.7z

你(们)好  

您的回复的字数。

1我的初始化序列与链接中的初始化序列类似。 下面是 我的示波器的屏幕截图：

2 我可以通过将寄存器0x0D 中的位0设置为1来确保启用 PLL。

3 DSI 输出与 时序参数 值 I fixed 匹配。

也没有 LVDS 输出。 可以使用 示波器检测 LVDS 时钟，频率正确。

测试图形模式正常。

您好、Xiaoqiong、

很抱歉耽误你的时间。

我在您的屏幕截图中看不到 DSI CLK。 您能不能以与以下类似的格式再次捕获初始化序列： https://e2e.ti.com/support/interface/f/138/t/852871?-FAQ-SN65DSI84-No-display-output-with-SN65DSI83-SN65DSI84-SN65DSI85 

此致、

I.K.

你(们)好  

很抱歉上一个屏幕截图。 示波器的一个通道损坏。 因此、最后一个屏幕截图中只有三个 channels.no、其中我有一个新的 one.please 帮助我检查初始化序列。也没有 LVDS 输出。

 您好、Xiaoqiong、

您能否提供 DSI84的寄存器转储？

此致、

I.K.  

你(们)好

感谢您的回复。

附件是一个寄存器转储。请帮助我检查它。

e2e.ti.com/.../dsi84_2D00_regdump.txt

 您好、Xiaoqiong、

垃圾处理看起来不错。 是否已尝试启用测试模式以查看是否可以正确显示(您可以通过选中 DSI 调谐器中的"Test Pattern (测试模式)"框并重新生成设置来启用测试模式)？

此致、

I.K.

你(们)好

启用可以显示的测试模式。

 您好、Xiaoqiong、

如果测试模式正常工作、则 DSI 源可能存在问题。 您能否在以下常见问题解答中查看#4： https://e2e.ti.com/support/interface/f/138/t/852871

此致、

I.K.