主题中讨论的其他器件: DSI 调谐器
我将 SN65DSI84 用于 MIPI 转 LVDS 显示、 但在正常初始化之后没有视频输出问题。我可以检测到 mipi 数据单路、mipi 时钟单路和 LVDS 时钟单路。但 LVDS 数据仅具有高电平。我转储所有寄存器数据、它们与我写入的数据相同。 写入0xFF 或0x00后、错误寄存器0xE5回读总是0x01。 您知道这里有什么问题吗?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我将 SN65DSI84 用于 MIPI 转 LVDS 显示、 但在正常初始化之后没有视频输出问题。我可以检测到 mipi 数据单路、mipi 时钟单路和 LVDS 时钟单路。但 LVDS 数据仅具有高电平。我转储所有寄存器数据、它们与我写入的数据相同。 写入0xFF 或0x00后、错误寄存器0xE5回读总是0x01。 您知道这里有什么问题吗?
此致、
I.K.
你(们)好
我遵循数据表中列出的初始化序列。但 PLL 仍然是 unlocked.Compared、与 示波器上显示的初始化序列相比、我发现我们 MediaTek 2712平台的 LP11状态时间仅为1-2us。 我不知道为什么 PLL 被解锁。请帮助您检查此问题。附件是我 从 DSI 调谐器 .e2e.ti.com/.../dsi84_2D00_72.6M.dsi.7z 获取的.dSI 输出文件
您好、Xiaoqiong、
查看您的.dSI 输出文件、您未正确配置器件。
您的配置是单 DSI 至双 LVDS。 这意味着 DSI 侧的水平时序参数(HPW、HBP、HFP、HActive)需要恰好是 LVDS 侧的两倍。 垂直参数可以保持不变。
2、DSI CLK 应使用本文档的方程式2计算: http://www.ti.com/lit/an/slla356/slla356.pdf 由于配置是单 DSI 转双 LVDS、因此方程式应乘以2。 您的 DSI CLK 应恰好为435.6 MHz、以支持双72.6 MHz LVDS 时钟。
此致、
I.K.
你(们)好
我将 DSI 侧的水平时序参数(HPW、HBP、HFP、HActive)加倍为 LVDS 侧的水平时序参数并校正 DSI CLK、但也没有 LVDS 视频输出。附加是我的新.dSI 输出文件。
根据文档http://www.ti.com/lit/an/slla356/slla356.pdf 的2.5章 节,我认为我的初始化序列和配置是 correct.please,可以帮助我再次检查。这是很多。
您好、Xiaoqiong、
请分享您的初始化序列的另一个屏幕截图、并将其标记为与此处的屏幕截图类似: https://e2e.ti.com/support/interface/f/138/t/852871?-FAQ-SN65DSI84-No-display-output-with-SN65DSI83-SN65DSI84-SN65DSI85
此外、是否确保通过将寄存器0x0D 中的位0设置为1来启用 PLL、如初始化序列中所示?
此外、既然您已经固定了计时参数和时钟频率、您是否还确保您的 DSI 源实际输出这些新值?
此致、
I.K.
您好、Xiaoqiong、
很抱歉耽误你的时间。
我在您的屏幕截图中看不到 DSI CLK。 您能不能以与以下类似的格式再次捕获初始化序列: https://e2e.ti.com/support/interface/f/138/t/852871?-FAQ-SN65DSI84-No-display-output-with-SN65DSI83-SN65DSI84-SN65DSI85
此致、
I.K.
你(们)好
感谢您的回复。
附件是一个寄存器转储。请帮助我检查它。
您好、Xiaoqiong、
如果测试模式正常工作、则 DSI 源可能存在问题。 您能否在以下常见问题解答中查看#4: https://e2e.ti.com/support/interface/f/138/t/852871
此致、
I.K.