This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/887575/sn65dp159-pcb-layout-questions
大家好、
关于 SN65DP159输出迹线、您能否就以下问题发表评论？ 谢谢！
1.建议的长度规格和差分对之间的不匹配容差是多少？
2.差分对是否应始终在同一层布线？ 或允许更改层、可容纳的最大过孔数量是多少？
此致、 Sam Ting
尊敬的 Sam：
1、布线长度受 布线阻抗、长度匹配、过孔数量等诸多因素的影响、因此难以指定最大布线长度。 但是、建议布线长度彼此匹配在5密耳以内。
2.您可以在不同的层上对信号进行布线，但建议将过孔数量保持在2以下。
此致、
I.K.
尊敬的 I.K.：
1." 5密耳不匹配"是否应用于线对内或线对间？
2.在数据表中，阻抗使用的是典型值：100欧姆。 但是、英特尔使用85欧姆阻抗、SN65DP159的输入端应该使用85欧姆、输出端应该使用100欧姆？ 输入和输出都是85欧姆？
谢谢你。
Kyle
您好、Kyle、
对于两者为1.5mil
2.两者的差分阻抗应为100欧姆
