[参考译文] DP83867IR：查看使用 DP83867IRRGZT 的千兆位以太网(RGMII)原理图。

尊敬的 Inho：

我正在审查您的原理图、并将在明天回来听取评论。

此致、

Adrian Kam

尊敬的 Inho：

以下是我对您的原理图的评论/问题：

1. 对于 VDDIO、它应该是3.3V 电源。 3V 过小。
2. 如果 VDDIO 为3.3V、则振荡器应使用相同的电压而不是1.8V。 对于3.3V、需要电容分压器、如下图所示。 CD1和 CD2应为27pF。 此外、我是否可以询问振荡器 OUT 引脚上的33欧姆电阻器的用途是什么？
3. 我建议将连接接地到底盘接地的电容器更改为4700pF、并添加一个与电容器并联的1 Mohm 电阻器。
4. 查看 RJ45插孔、可以看到、电容器一侧的中心抽头都短接并连接到 VCC 引脚。 如果 VCC 引脚连接了某个元件、如原理图中所示、则可能会导致问题。 我建议不要将 VCC 引脚保持断开状态、或者找到一个不会使这些中心抽头短路的新器件。
5. 确保 VDDA2P5的0.1uF 和1uF 电容器靠近器件。

此致、

Adrian Kam

尝试重新上传电容器分压器图

尊敬的 Adrian：

请在下面回复您的评论。  

1. 3V 为3.296Vdc。 好吗？

2.我设计的电路参考了 ADI 的 EV-Kit 原理图。(下面是链接的网站第15页，共28页)。 电动汽车套件运行良好。

www.analogue.com/.../ADSP-SC589_EZ-Board_Schematic-Rel_2-0B.pdf

3.我附上"添加 R.PNG"。 对吗？

4、表示未连接该 RJ45的 VCC。 对吗？
另外，我还有一个问题：RJ45连接器是否需要 ESD
抑制器，如果未连接该部件的 VCC？

5.好的。 我明白了。

谢谢你。

此致、

全仁浩

尊敬的 Adrian：

在数据表中、XI 的范围为-0.3V 至2.1V。

如果是、具有1.8V 电源的 OSC 可以直接连接到没有电容的 XI、不是吗？

而且、XI 的33 Ω 串联电阻用于阻尼。

谢谢你。

此致、

全仁浩

你(们)好。

Adrian 目前不在办公室。  请预计在假期的接下来几天内、您的回答会有所延迟。  

谢谢！

尊敬的 Inho：

请参阅以下内容、了解我的回答：

1. 根据数据表的"建议运行条件"部分、3.296VDC 应良好。
2. 如果为振荡器使用1.8V 电源、则不需要电容分压器。 但是、我们建议振荡器的电源电压与您使用的 VDDIO 电压相匹配。 在您的情况下、由于 VDDIO 为3.3V、因此时钟源也应为3.3V、如我在之前的答复中上传的图表所示。 由于振荡器使用3.3V 电源、因此需要电容分压器。
3. 没错。
4. 是的、没错。 此外、不需要 ESD 抑制器。

此致、

Adrian Kam

尊敬的 Adrian：
感谢你的答复。

我想为振荡器使用1.8V 电源以节省部件。
设计的电路是否存在工作问题？
如果是、请具体通知我。

而且、我想知道当连接到 RJ45连接器的 VCC 时为什么它会导致问题。(该部件是我之前连接的)

此外、我想知道为什么不需要对该 RJ45连接器使用 ESD 抑制器。

谢谢你。

此致、

全仁浩

尊敬的 Inho：

在与我的团队进行更多讨论后、请允许我纠正我在回复中的一些错误：

1. 为振荡器使用1.8V 电源是正常的、不应导致任何问题。 由于您使用的是1.8V 电压、因此无需使用电容分压器。
2. 如果您的应用需要、您可以保留外部 ESD 抑制器。 它不应导致任何问题、只需确保 RJ45连接器的 VCC 引脚保持悬空即可。 我之前错过了"VDD_TI_ETH"网络的来源、并认为它仅连接到 VCC 引脚和 ESD 抑制器。

过去、我们遇到了一些问题、即不让中心抽头悬空会导致一些边缘 IEEE 合规性故障。 因此、我们建议将 VCC 引脚保持悬空。

此致、

Adrian Kam

尊敬的 Adrian：
感谢你的答复。

我不理解你的第二次答复。
请回答以下我的问题。

您是说 RJ45插孔的 VCC 端口不需要连接"VDD_TI_ETH"、对吗？
而且、您的意思是 ESD 抑制器的 VDD 端口(D35、D20：我附加了该器件的数据表)需要连接"VDD_TI_ETH"、对吗？

最棒的雷加斯
全仁浩

e2e.ti.com/.../824001_2800_TVS_5F00_Diode_5F00_Dante_5F00_LAN_5F00_ESD_2900_.pdf

尊敬的 Inho：

你是对的。

RJ45的 VCC 端口不应连接到"VDD_TI_ETH"或任何其他网络。 它应该保持浮动。

ESD 抑制器的 VDD 端口应连接到"VDD_TI_ETH"。

此致、

Adrian Kam

尊敬的 Adrian：
感谢你的答复。

在数据表中、电源配置有2种方法。
但我不理解这一点。
因此、请告知我"两个电源配置"和"三个电源配置"。

我想知道"VDDA1P8"的功能。

谢谢你。
此致、
全仁浩

尊敬的 Inho：

对于 DP83867、"双电源配置"使用1.1V 和2.5V 电源、而"三电源配置"使用1.1V、1.8V 和2.5V 电源。  

与两个电源配置相比、三个电源配置的总体功耗更低。 下面是 DP83867功耗数据应用手册的链接。

https://www.ti.com/lit/an/snla241/snla241.pdf?ts=1609955756478

对于两个电源、VDDA1P8保持浮动、但对于三个电源、1.8V 外部模拟电源连接到 VDDA1P8。

如果您有任何其他问题、请启动另一个主题、因为此主题已解决。

此致、

Adrian Kam

尊敬的 Adrian：

感谢你的答复。
我检查了2条电源线路上2.5V 电流消耗的差异。

此外、是否提供了 PCB 页面文件的评论和评论？

谢谢你。
此致、
全仁浩

尊敬的 Inho：

如果您参考的是 PCB 布局、那么我也可以在答复中查看这些文件。

此致、

Adrian Kam

尊敬的 Adrian：

我附加 了 PCB 和原理图文件。(PCB 文件是使用焊盘布局设计的)  

请查看并评论。

谢谢你。
此致、
全仁浩

e2e.ti.com/.../4643.TI_5F00_ETH_5F00_SCH.zip

尊敬的 Inho：

我正在审查布局、并将在 EOD 星期五之前最迟返回给您。

此致、

Adrian Kam

尊敬的 Inho：

以下是我对布局的评论/建议：

1. 如果可能、将 RBIAS 电阻器放置在靠近 PHY 的位置
2. MDI 布线的总长度应小于2英寸。 此外、确保100欧姆的受控差分阻抗。
3. MII 走线小于6英寸、这很好。 如果您使用1G 速度、请将布线长度匹配保持在50密耳以内；如果您仅使用100M 速度、请保持在100密耳以内。
4. 确保 MII 布线具有50欧姆的受控单端阻抗。
5. 除非 GND 层正确隔离、否则 MII 布线不应交叉。 它似乎与第5层上的信号交叉、中间没有 GND 层。
6. 长度匹配应在不匹配的端完成 对于所有 MII 布线而言、情况似乎并非如此。
7. 对于 MII 和 MDI 布线、请尽量减少使用的过孔数量。
8. 建议使用电源平面以避免从电源到引脚的 IR 压降。 如果要跨层拼接电源平面、请使用通孔。
9. 机箱/接地 GND 应该是一个单独的平面、并且在所有层上与电路板的其余部分隔离至少20mil。

其中一些建议可能已经完成、但我的布局编辑器未正确导入所有内容。

此致、

Adrian Kam

尊敬的 Adrian：

感谢你的答复。

在下面、我将对您对 PCB 的答案进行评论。

请回复我的评论。  

1. 如果可能、将 RBIAS 电阻器放置在靠近 PHY 的位置=>好、我将替换该部件。
2. MDI 布线的总长度应小于2英寸。 此外、确保100欧姆的受控差分阻抗。 =>它是按线宽应用阻抗匹配的 PCB 堆栈。
3. MII 走线小于6英寸、这很好。 如果您使用1G 速度、请将布线长度匹配保持在50密耳以内；如果您仅使用100M 速度、请保持在100密耳以内。 =>确定。 它被应用。
4. 确保 MII 布线具有50欧姆的受控单端阻抗。  =>它是按线宽应用阻抗匹配的 PCB 堆栈。
5. 除非 GND 层正确隔离、否则 MII 布线不应交叉。 它似乎与第5层上的信号交叉、中间没有 GND 层。=>这必须适用于 PCB 吗？ 您的评论很难应用我的 PCB。 因为我的 PCB 中有如此多的信号线。
6. 长度匹配应在不匹配的端完成 对于所有 MII 布线而言、情况似乎并非如此。 =>好的，谢谢。
7. 对于 MII 和 MDI 布线、请尽量减少使用的过孔数量。 =>好的、我尝试尽量减少过孔的数量。
8. 建议使用电源平面以避免从电源到引脚的 IR 压降。 如果要跨层拼接电源平面、请使用通孔。 =>好的、我为电源平面添加了更多过孔。
9. 机箱/接地 GND 应该是一个单独的平面、并且在所有层上与电路板的其余部分隔离至少20mil。=>好的、我修改 了机箱/接地 GND 平面。

在您的注释中、MII 是 RX_CTRL、RX_D3、RX_D2、RX_D1、 RX_D0、RX_CLK / TX_CTRL、GTX_CLK、TX_D0、TX_D1、 TX_D2、TX_D3、对吧？  

谢谢你。

此致、

全仁浩

尊敬的 Adrian：
感谢你的答复。

5层信号(即 DP83867IRRGZT 的经交叉 MII 布线)不是高速信号。 它只是针对外设器件的开/关[3V/0v]条件的逻辑信号。

因此、我认为它不会影响 DP83867IRRGZT 的 MII 布线。

您的意见如何？

谢谢你。
此致、
全仁浩

尊敬的 Inho：

在这种情况下、我同意您的意见、因为它可能不会影响 MII 布线。 此外、走得越近、走线看起来通常彼此垂直、这应进一步减少串扰。

此致、

Adrian Kam