请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ONET1101L 您好！
我正在设计一个使用三个 ONET1101L 器件的设计、我们将通过输出 LVDS 的 FPGA 来驱动它：
- 典型值的 Vocm (共模电压) 1.25V
- 典型值的 Vdiff (差分输出电压) 350mV。
根据 ONET1101L 数据表 (图19和20)中的应用电路、我们将 LVDS 线路交流耦合到 ONET1101L 器件中。
我的问题是-应用电路在交流耦合电容器之后没有显示任何偏置电阻器、大概建议在 DIN+和 DIN-输入端执行此操作？ TI 应用手册 SLAA840 概述了如何在交流耦合应用中执行此操作、请参阅图3。 您是否能够确认是否需要此功能？
应用手册还提到"如果一个端接电阻器被集成到 LVDS 接收器中、那么为了避免改变接收器输入端的有效端接电阻、应该选择更大的电阻值。 上拉电阻的 kΩ 值为10k Ω、下拉电阻器的 kΩ 值为5.7k Ω"。 ONET1101L 就是这种情况、因为它内置了一个端接电阻器、所以我怀疑我们必须增加偏置电阻器的值。
此外、是否可以获得 ONET1101L 的参考设计？
感谢你的帮助。
此致、
Robin
