This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/921708/ds25br440-logic-high-when-vdd-off
大家好、INT 团队、
我对 DS25BR440有疑问。 我使用3.3V 电源为缓冲器供电、但 EQ/PE/PWDN 引脚由不同的3.3V 电源供电。 VDD 关闭时、EQ/PE/PWDN 引脚上的逻辑电平"高电平"是否存在任何问题？
谢谢、
啊
您好、Alpha、
是的、这违反了 LVCMOS 输入的 Vcc + 0.3V 的数据表绝对最大额定值规格。
此致、
I.K.
