您好！
我使用的 TCA9406具有我不理解的奇怪行为。
9406位于从板上。 VCCB (5V)位于从板的连接器侧。 主器件连接到从器件板。 主板具有2k 上拉电阻。 VCCA (3.3V)连接到 FPGA。
在 B 侧、我可以看到主时钟和数据、但有一些电路板无法将时钟或数据驱动至完全低电平。 某些电路板在时钟上具有全摆幅、但数据仅进行1/2刻度的切换。 其他板则正好相反。
在 A 侧、芯片上没有任何东西出来。 SDA_A 和 SCL_A 线路处于高电平状态。 我在 A 侧使用9406肾上腺上拉。 A 侧没有外部上拉电阻。
有什么想法吗？
Rob
您好、Bobby、
如果我拉该部件、主器件 b 侧信号会满量程摆动-没有问题。 我可以相信有一个坏的部分、但我们构建了5块电路板、其中没有一个电路板在工作。 再说一次、有时时钟不是满量程摆动、有时是数据；但我从未看到过好的还是坏的。 在所有电路板上、A 侧没有任何输出、SCL 和 sda 都被拉高。
下面是删除了9406的示波器截图。
Rob
您好、Bobby、我做了一个修正。 我们确实有一个看起来像它的工作方式、但信号质量不好的电路板-请参阅所附的。 第一个方法是将主 SCL 和 sda 信号都连接到从板上。 第二张图片显示了当我移除主 SCL 或 sda 时的信号。 东西清理干净。 我将在该板的 A 侧进行开关。
您好 Rob、
“原谅我的无知，但什么是 RTA？”
抱歉、这是上升时间加速器的短暂时间。 TCA9406使用上升时间加速器以更快的速度将信号驱动为高电平。
我在上面高度强调了其中一个区域贸易协定。 本质上、PFET 在短时间内打开、以便快速为总线电容充电、然后关闭。 这有助于支持1MHz 时钟速度、因为在该速度下 I2C 的上升时间要求更严格。
'大约有一个18英寸的线束将两块板隔开。'
看起来并不长、因此寄生电感应尽可能小。
"不、它目前不是双绞线、而是离散导线。"
良好的双绞线意味着 SDA 和 SCL 在两个器具之间具有更大的寄生电容(请记住、两个由绝缘层隔开的导体会产生一个电容)。
"到目前为止、示波器测量是在主器件侧进行的。"
对于这些测量、我认为最好在更靠近 TCA9406的位置进行测量、因为我们现在希望看到器件的内容。
1) 1)您能否验证器件是否正确焊接到电路板上？ (只需再次确保器件的引脚1正确连接到 PCB 上)在器件焊接180度之前、我曾多次看到这一错误。
2) 2) 2)您能否使用 DMM 测量器件 SDA/SCL 到 GND 以及主 SDA/SCL 的电阻？
编辑：3)请同时测量从主器件的 SDA/SCL 到 Vcc (5V)的电阻
谢谢、
-Bobby
您好、Bobby、
那么、您认为 sda 线上的尖峰与上升时钟边沿不一致是单次触发产生的效果吗？ 如果我放大尖峰、其宽度约为30ns。 单次触发的时间不是30ns？
Rob
Rob、
我在这里找到了一篇讨论串扰的文章(尽管这是通过电缆实现的)、其理念与彼此靠近的长 PCB 布线加上高 dV/dT 会产生正摆幅类似 (文章示例显示了下降沿上的快速 dV/dT、但上升沿上的快速 dV/dT)：
-Bobby
您好 Rob、
"为什么单次触发会在时钟的下降沿触发？ "
我只在 TCA9406在其下降沿引入振铃的一种情况中看到过这种情况。 这是由接近 RTA 触发点的大音量加噪声引起的。 (如果您有兴趣)：
在您的案例中、我们看到的是 SCL 信号看起来是过冲、这也可能导致下冲。 您的线路中可能存在大量电感、从而导致电感反冲、从而在 SCL 驱动为低电平时使信号振铃。 如果振铃振铃到 RTA 触发点(VccA 的30%)、则可以触发单次触发。 (可能有助于在范围热的 SCL 上振铃期间放大、以查看是否发生这种情况)
这就是我认为正在发生的情况、因为我们可以看到 SCL 在变为高电平时会超过5V。
我想解决这个问题、我们可以尝试在 TCA9406的 SCL 和主器件的 SCL 之间施加一个较小的串联电阻(20或50欧姆)。 这将有助于抑制它并减缓导致电感反冲的 di/dT。
-Bobby
您好、Bobby、
附件是一些最近的示波器截图。 一个显示时钟的 RTA 上升沿影响数据线；另一个显示数据的 RTA 上升沿影响时钟。 我在9406和非板载连接器(5V)侧之间的 SCL 线路上拼接了一个33欧姆串联电阻器、没有任何变化。 从板上的布线在主板(5V)侧相隔几十 mm。 我不明白为什么一个信号的 RTA 影响另一个信号。
黄色是 SCL
因此、在9406内不可能发生什么事情？
在另一个问题上、3.3V 侧没有发出信号。 事实证明设备损坏。 我换用了新设备、问题就解决了。
Rob
您好、Bobby、
除了芯片 A 侧在3.3伏之间波动之外、芯片上的信号看起来与昨天我给您的照片没有什么不同。 我提起了针脚4和5、这种现象仍然存在。 我在9406和非板载连接器(B 侧)之间的 SDA 线上放置了一个串联电阻器。 不变。
我还监控了电源轨。 它们是坚如磐石的、没有浸渍、也没有噪声。
以下所有示波器拍摄均在引脚4和5提起的情况下进行。
第一张图片是引脚8和引脚4
第2个(显示上升沿时钟对数据的影响)和第3个(数据对 clk 的影响上升沿)是引脚5和4
黄色-时钟
品红色-数据
Rob
您好 Rob、
您是否能够切断 VccA 上的布线并为 VccA 提供5V 电源(同时确保 SDA_A 和 SCL_A 与任何主器件或从器件断开连接)？ 这将上升 RTA 触发阈值、我们将能够查看波形是否能够从(电势)串扰中恢复。 对我来说、SCL 线路的区域贸易协定似乎仍在诱导电流进入线路、并将 SDA 上拉至 RTA 触发点。
您提到紫色线是 SDA-A 侧、因此这可能有助于解释延迟(来自 TCA9406导通 FET 的 Rdson 将使一侧的寄生电容延迟一点充电)。 看起来上升波形正在减速、但速度不够快、因为它仍然会触发 SDA RTA。 通过将 VccA 从3.3V 更改为5V、RTA 阈值将从0.99V 更改为1.5V、这可能使我们有足够的裕量来查看信号是否能够恢复。
我意识到将 VccA 从3.3V 更改为5V 不符合使用此器件的目的、但出于调试目的、我认为这可能很有用。 在这种情况下、我们还可以在 SDA/SCL A 侧上添加一些额外的电容(100~200pF)、以进一步降低串扰引起的上升沿、并可能在 VccA 上返回3.3V。
此外、如果这不是合适的解决方案、那么做电路板重新制造的可能性是什么？ 虽然缺点是 B 侧的静态电压偏移(但对于5V 逻辑、这不是问题)、但将 TCA9406换成 TCA9517 (真正的缓冲器)可能会比较有利。
谢谢、
-Bobby
您好、Bobby、
很抱歉、我没有处理其他问题。
我进行了您建议的测试、但没有结果。 尖峰仍然存在。 附件是返工图片。 很难辨别、但我已提起引脚3、4和5。 然后我(通过电线)连接了引脚7和3。
此致、
Rob
