[参考译文] SN65DP159：无主链路 TMDS 输出

John

您会满意您的原理图吗？

对于 TMDS 时钟和数据、这是交流耦合还是直流耦合输出？

谢谢
David

尊敬的 David：

我与 John 合作。 我们使用直流耦合输出连接到 HDMI 连接器。 请参阅随附的原理图。

e2e.ti.com/.../p11.pdfctor

HDMI 是3.3V 共模直流耦合输出、但 DP159是交流耦合输入、共模电压最小为0V、最大为2V。 您需要提供外部终端网络以正确设置共模电压。 但对于外部端接、您需要使输出幅值加倍以解决双端接问题。

另一种选择是使用 TMDS181、该器件是直流耦合输入、因此无需外部交流电容器或终端网络。

谢谢
David

尊敬的 David：

感谢您的评论。

我很困惑、因为该芯片专为交流耦合输入而设计、并且具有到 Vbias 的内部端接、因此我们仍然需要提供到3.3V 的外部端接才能使其正常工作。

我们遵循 Xilinx 的参考设计、如下所示。 我没有看到任何外部端接、但他们的开发套件工作正常。  

下面是共模电压为1.2V 的电容器之前到 DP159的输入时钟的测量波形

下面是测得的共模电压为170mV 的电容器之后 DP159的输入时钟波形。

谢谢、请提供建议。

您能否探测时钟输出并转储 DP159寄存器(PAGE 0和 PAGE 1)(将0x01b 写入寄存器0xFFh)？

谢谢
David

尊敬的 David：

我已经为转储文件附加了.txt 文件。

输出时钟在大约3.3V 时保持平坦、似乎空闲。

我们还具有在电容器前1V 的共模电压下的输入数据。 输出数据在0v 附近平坦。

谢谢、

哈里

e2e.ti.com/.../dp159_5F00_settings.txt

哈里

您能否检查 HPD_SRC 和 HPD_SNK 上的电压？

此外、您能否捕获 VCC、VDD 和 OE 之间的上电斜升时序？

最后。 您能否写入 PAGE 0寄存器0x0Bh 的位[4：3]并将端接更改为75-150欧姆(0x11b)？

在时钟输出测量方面、您如何进行？ 是否仅在连接了接收器或将示波器直接连接到 clk 输出时探测时钟？ 如果示波器直接连接到 clk 输出、您是否具有 HPD_SNK 高电平、以及时钟上的50 Ω 上拉至3.3V？

谢谢
David

尊敬的 David：

首先、我们在 HDMI TX 插座引脚上具有2.8V 的 HPD。 在分压器之后、HPD_SNK 为1.6V。

从数据表中可以看出、1.6V (< 2.1V)的 HPD_SNK 将被视为低电平。 但 HPD_SRC 为2.8V...

然后、我们移除了分压电阻器 R28。

现在、HPD_SNK 的电压为2.8V、HPD_SRC 的电压也为2.8V。

仍然没有输出。

我们还尝试根据您的建议设置寄存器、但结果相同。

然而、我们仅在连接接收器时探测、此时 HPD_SNK 为高电平、但没有50欧姆的电阻上拉至3.3V。

我将尝试获取功率斜坡并更新您。

同时、如果您有任何想法、请告知。

非常感谢。

哈里

您有机会向我发货、以便我可以在实验室中查看该板？

谢谢
David

尊敬的 David：

感谢您提供实验室测试的机会。

我们今天早上取得了一些进展、也许我们不必在实验室花费更多时间。

我们更改了 DEV_FUNC_MODE 位、

从默认的"1.0Gbps 自动转接驱动器转重定时器交叉点"

至"整个范围250Mbps 至6Gbps 的转接驱动器模式"。

然后、我们可以在监控器中看到我们的测试模式。

到目前为止、我们能够看到高达 8位的 YUV444 @ 4K30FPS。

不过、重定时器模式似乎不适用于我们的系统。

从 DP159数据表中可以看出、输入时钟抖动容差为0.3Tbit、是0.33ps 还是3.33ps。

我们使用 Si5338时钟发生器作为时钟源。 它具有1ps 抖动。 我们看到参考设计使用的是 Si5324、其抖动仅为0.29ps。

我们认为、可能是由于1ps 抖动、当配置为重定时器模式时、PLL 无法锁定。

请提供建议、谢谢。

哈里

哈里

Tbit 定义为一个 UI。

前面提供的寄存器转储显示未设置 PLL_LOCK_COMPLETE。 需要设置 PLL_LOCK_COMPLETE 位以指示 PLL 已被锁定。 如果未锁定、则重定时器将无法正常工作。

谢谢
David

John、Harry

是否有此主题的更新？

谢谢
David