This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DP159:无主链路 TMDS 输出

Guru**** 1178880 points
Other Parts Discussed in Thread: SN65DP159, TMDS181, DP159RGZEVM
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/794375/sn65dp159-no-main-link-tmds-outputs

器件型号:SN65DP159
主题中讨论的其他器件: TMDS181DP159RGZEVM

目前在我们的新开发板上、我们无法从 SN65DP159到 HDMI2.0端口获取任何 TMDS 信号输出。 I2C 初始化和 HPD 正在工作。 3.3V 和1.1V 均正常。 我们将 TMDS 时钟和数据从 Kintex KC7K325T 输出到 SN65DP159。

OE 信号为高电平、HPD 信号为高电平、09h[3]为0、并在转接驱动器模式下运行。 但主链路输出没有任何输出。

我们正在尝试各种想法。 请给我们一些建议、以解决此问题。

谢谢。

John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    John

    您会满意您的原理图吗?

    对于 TMDS 时钟和数据、这是交流耦合还是直流耦合输出?

    谢谢
    David
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    我与 John 合作。 我们使用直流耦合输出连接到 HDMI 连接器。 请参阅随附的原理图。

    e2e.ti.com/.../p11.pdfctor

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    HDMI 是3.3V 共模直流耦合输出、但 DP159是交流耦合输入、共模电压最小为0V、最大为2V。 您需要提供外部终端网络以正确设置共模电压。 但对于外部端接、您需要使输出幅值加倍以解决双端接问题。

    另一种选择是使用 TMDS181、该器件是直流耦合输入、因此无需外部交流电容器或终端网络。

    谢谢
    David
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    感谢您的评论。

    我很困惑、因为该芯片专为交流耦合输入而设计、并且具有到 Vbias 的内部端接、因此我们仍然需要提供到3.3V 的外部端接才能使其正常工作。

    我们遵循 Xilinx 的参考设计、如下所示。 我没有看到任何外部端接、但他们的开发套件工作正常。  

    下面是共模电压为1.2V 的电容器之前到 DP159的输入时钟的测量波形

    下面是测得的共模电压为170mV 的电容器之后 DP159的输入时钟波形。

    谢谢、请提供建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您能否探测时钟输出并转储 DP159寄存器(PAGE 0和 PAGE 1)(将0x01b 写入寄存器0xFFh)?

    谢谢
    David
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    我已经为转储文件附加了.txt 文件。

    输出时钟在大约3.3V 时保持平坦、似乎空闲。

    我们还具有在电容器前1V 的共模电压下的输入数据。 输出数据在0v 附近平坦。

    谢谢、

    哈里

    e2e.ti.com/.../dp159_5F00_settings.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    哈里

    您能否检查 HPD_SRC 和 HPD_SNK 上的电压?

    此外、您能否捕获 VCC、VDD 和 OE 之间的上电斜升时序?

    最后。 您能否写入 PAGE 0寄存器0x0Bh 的位[4:3]并将端接更改为75-150欧姆(0x11b)?

    在时钟输出测量方面、您如何进行? 是否仅在连接了接收器或将示波器直接连接到 clk 输出时探测时钟? 如果示波器直接连接到 clk 输出、您是否具有 HPD_SNK 高电平、以及时钟上的50 Ω 上拉至3.3V?

    谢谢
    David
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    首先、我们在 HDMI TX 插座引脚上具有2.8V 的 HPD。 在分压器之后、HPD_SNK 为1.6V。

    从数据表中可以看出、1.6V (< 2.1V)的 HPD_SNK 将被视为低电平。 但 HPD_SRC 为2.8V...

    然后、我们移除了分压电阻器 R28。

    现在、HPD_SNK 的电压为2.8V、HPD_SRC 的电压也为2.8V。

    仍然没有输出。

    我们还尝试根据您的建议设置寄存器、但结果相同。

    然而、我们仅在连接接收器时探测、此时 HPD_SNK 为高电平、但没有50欧姆的电阻上拉至3.3V。

    我将尝试获取功率斜坡并更新您。

    同时、如果您有任何想法、请告知。

    非常感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    哈里

    您有机会向我发货、以便我可以在实验室中查看该板?

    谢谢
    David
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    感谢您提供实验室测试的机会。

    我们今天早上取得了一些进展、也许我们不必在实验室花费更多时间。

    我们更改了 DEV_FUNC_MODE 位、

    从默认的"1.0Gbps 自动转接驱动器转重定时器交叉点"

    至"整个范围250Mbps 至6Gbps 的转接驱动器模式"。

    然后、我们可以在监控器中看到我们的测试模式。

    到目前为止、我们能够看到高达 8位的 YUV444 @ 4K30FPS。

    不过、重定时器模式似乎不适用于我们的系统。

    从 DP159数据表中可以看出、输入时钟抖动容差为0.3Tbit、是0.33ps 还是3.33ps。

    我们使用 Si5338时钟发生器作为时钟源。 它具有1ps 抖动。 我们看到参考设计使用的是 Si5324、其抖动仅为0.29ps。

    我们认为、可能是由于1ps 抖动、当配置为重定时器模式时、PLL 无法锁定。

    请提供建议、谢谢。

    哈里

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    哈里

    Tbit 定义为一个 UI。

    前面提供的寄存器转储显示未设置 PLL_LOCK_COMPLETE。 需要设置 PLL_LOCK_COMPLETE 位以指示 PLL 已被锁定。 如果未锁定、则重定时器将无法正常工作。

    谢谢
    David
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    感谢你的帮助。  

    到目前为止、我们能够使用转接驱动器模式来驱动 HDMI 显示屏。

    但在重定时器模式下、PLL_LOCK_COMPLETE 位未置位。 您能否告知什么原因导致 PLL 未锁定、或者如何继续调试问题? 我们正在设置以运行 EyeScan 工具。 或许这有助于对接收器的信号质量提供一些见解。  我们还获取 了用作参考的评估模块 DP159RGZEVM。  

    此致、

    John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    John

    对于 HDMI1.4 3G、时钟频率看起来是正确的。

    您是否已同时检查 CLK_P 和 CLK_N? 时钟信号似乎也有预加重。

    谢谢
    David
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    John、Harry

    是否有此主题的更新?

    谢谢
    David
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 David:

    感谢你的帮助。 在进一步检查后、我们怀疑 PLL 锁定问题可能与时钟源抖动性能有关。 我们可能必须重新旋转 PCB 并再次检查此问题。 目前、转接驱动器模式足以满足我们的应用需求。

    此致、

    John