[参考译文] TLK6002：TX FIFO 溢出

您好、Piero、

您能否进一步描述您的 TLK 硬件设置(例如数据类型和速率、Tx 和 Rx 设置、通道) 并在可能的情况下提供方框图？

谢谢、

Rodrigo Natal

HSSC 应用工程师

• • • 图中显示了硬件原理图(通道)  

      CLK_OUT_SEL = 1'b0

       REFCLK_0_p = 122.88M
       REFCLK_0_n = 1'b0
       REFCLK_1_p = 1'b0
       REFCLK_1_n = 1'b0
       TXCLK_A = 122.88M

       REFCLK_A_SEL = 0

       REFCLK_b_SEL = 0

       PRBS_EN = 0

      按如下方式发送数据：

                    TXDA[7：0]= TX_DATA[7：0]

                    TXDA[17：10]= TX_DATA[15：8]

                    TXDA[8]  = TX_k[0]

                    TXDA[18]= TX_k[1]

                    TXDA[9]  = 0

                    TXDA[19]= 0

      TX_DATA 基于 TXCLK_A 时钟的16位数据。

      TX_k[0] 包含数据字节 TXDA_[7：0]的控制位(k 字符指示)

      TX_k[1] 包含数据字节 TDA_[17：10]的控制位(k 字符指示)

• 线路速率= 2457.6M    

  串行器/解串器 PLL 乘法器值 = 20

  速率选择= 0.5 (半)

  TXCLK_A/B = 122.88M

  REFCLKP/N = 122.88M

• 通道的寄存器配置如下所示

感谢您的设置详细信息。 我不会立即发现您的设置有问题。 您能否仔细检查并确认以下设置？

• 未使用的并行输入引脚接地
• 与数据表第4.18.2节" 16位接口模式(启用8b/10b 编码器/解码器)(启用所有 CPRI/OBSAI 速率)"相比、请仔细检查引脚配置和设置。 具体而言、请确认 您的设置、
  

  • 器件引脚设置

    –确保 CODEA_EN 输入引脚为低电平。

    –确保 CODEV_EN 输入引脚为低电平。

    –确保 RATE_A[2：0]输入引脚为3’B100 (高电平、低电平、低电平)以启用软件控制。

    –确保 RATE_B[2：0]输入引脚为3’B100 (高、低、低)以启用软件控制。

    –确保 PD_TRXA_N 输入引脚为高电平。

    –确保 PD_TRXB_N 输入引脚为高电平。

    –确保 PRBS_EN 输入引脚为低电平。

    –确保 REFCLK_A_SEL 输入引脚为低电平以启用软件控制。

    –确保 REFCLK_B_SEL 输入引脚为低电平以启用软件控制。

  •  启用 MDIO 全局写入，以便每个 MDIO 写入都会影响两个通道缩短配置时间–将1'B1写入到0.11 global_write
  • 时钟配置

–选择通道 A SERDES REFCLK 输入(默认= REFCLK_0_P/N)

•如果使用 REFCLK_0_P/N -将1'b0写入0.1 REFCLK_A_SEL

•如果使用 REFCLK_1_P/N -将1'B1写入0.1 REFCLK_A_SEL

–选择通道 B SERDES REFCLK 输入(默认= REFCLK_0_P/N)

•如果使用 REFCLK_0_P/N–将1'b0写入0.0 REFCLK_B_SEL

•如果使用 REFCLK_1_P/N -将1'B1写入0.0 REFCLK_B_SEL

• • 数据速率设置-如果串行数据速率为2457.60Mbps：将2'B01写入1.7：6 RATE_TX[1：0]、将2'B01写入1.5：4 RATE_RX[1：0]、将4'b1101写入1.3：0 PLL_MULT[3：0]以选择半速率和20x MPY (CHANNEL = 0x015D)

您好：

 您是否检查了设置？

此致、

Brian