This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/841879/xio2001-questions-on-xio2001
大家好、
我的客户使用 XIO2001并询问以下问题。 请帮助。 谢谢。
1，如果使用外部25MHz 晶振，插针 F3 (CLK)是否需要与插针 B11 (CLKOUT6)连接？
2、如果使用25MHz 晶体、PCI 总线时钟是否可以在66MHz 频率下运行？
B.R、
Dai Garrick
您好-
只需确认一下、您是否计划为引脚 F3 (CLK)提供外部25MHz 时钟源？
此致、 Davor
您好、Davor、
客户首次使用设备。 他们需要在下面确认-
1、如果不使用外部晶振/时钟、如何进行设计？ 引脚 F3是否需要连接 CLKOUT6？
2、如果使用25MHz 的外部晶振、引脚 F3 是否需要连接 CLKOUT6？
3、 如果使用外部25MHz 晶体、如何将 PCI 总线时钟配置为66MHz？
谢谢、
您好、Garrick、
如果 不使用外部时钟、CLK 引脚需要连接到 CLKOUT6引脚、如 XIO2001实现指南(scpa045d)的图3所述。 请注意、图3的标题有点具有欺骗性。 "具有外部时钟反馈的 PCI 总线时钟配置"将更加准确。
2.如果使用外部时钟、CLK 引脚不需要连接到 CLKOUT6引脚。 同步总线信号和外部时钟信号之间的布线长度关系仍然需要满足 PCI 总线设置和保持要求。 对于外部时钟模式、可以使用偏移 D8h 的时钟控制寄存器禁用所有七个 CLKOUT[6：0]端子。 此外、由于没有关闭外部时钟的方法、XIO2001时钟运行特性必须被外部 PCI 总线时钟禁用。
XIO2001提供了四种不同的 PCI 时钟频率选项：25MHz、33MHz、50MHz、 和66MHz。 提供的时钟频率由 M66EN 和的状态决定 PERST 失效时的 PCLK66_SEL 端子。 对于66MHz 运行、PCLK66_SEL 和 M66EN 引脚均应拉高。 如需更多信息、请查看 XIO2001实施指南(scpa045d)的第4节。
此致、
Davor
