[参考译文] DP83620：重置 Tx 板上的时钟输入(X1)后、Rx 板上出现接收错误、为什么？

您好！

您的意思是"重置时钟输入(X1)"？

硬复位前、X1时钟必须保持稳定。 更多详细信息、请参阅"4.6交流规格-复位时序"部分。

此致、

Hung Nguyen

您好！

如前所述、XI 时钟必须在硬件复位前至少1us 保持稳定。 如果在释放硬件复位后 XI 时钟出现、则 PHY 可能处于未知状态。

如果硬件复位信号也来自 FPGA，则可以在释放前延迟>1us，假定从 FPGA 到 PHY 的时钟在1us 内保持稳定。

此致、

Hung Nguyen

谢谢 Hung  

我认为您可能会误解我的观点。 可能我没有足够清楚地说明它。

第一个问题是：

1) 1)上电后一切正常。 然后、我按下复位按钮来复位主板上的 FPGA、这也将复位连接到主板上 DP83620的 X1的时钟。 这些都是在主板上完成的、除此之外没有执行任何其他操作。 我也没有硬复位 PHY。

然后、与主板连接的从板出现接收错误。 为什么？  从您的角度来看、我认为这是因为 X1的复位将导致 PHY 处于未知状态。 对吗？

2)然后我硬复位从板上的 PHY (注意：不在主板上。 我从不对主板上的 PHY 进行硬复位。)。 之后、一切都正常、没有再次出现错误。 为什么？ 我不知道原因、需要您进一步扩展。

非常感谢！

您好、Weili、

下面是我的解释：

1) 1)复位 FPGA 时、DP83620 XI 的时钟将会消失一段时间。 如果没有参考时钟、DP83620 PHY 将处于未知状态。 该器件可以发出垃圾信号、这可能会使从属电路板阻塞。 我们无法保证 PHY 在这种非法条件下的运行。 如果时钟被复位、则需要在之后执行一个硬件复位。

2) 2)如上所述、从板可能处于锁定状态、因为它在时钟复位时会看到主板发出的垃圾信号。 因此、硬件复位可以使其脱离死锁状态。 在您之前的开机自检中、拔下并插回电缆也可以使其恢复正常运行、因为拔下电缆基本上会重置 PHY 的状态并启动新的链路过程。

希望它能帮助你！

Hung Nguyen  

您好、Hung

非常感谢您的回复。

最后一个问题：

我还有一块使用 Marvell 的 PHY 芯片88E1512的电路板。 当我复位主板时、它没有这个问题。 是否可以说88E1512不能受到 X1的影响、而 DP83620将受到影响？ 他们是否有不同的沟通机制？

再次感谢。