This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/863190/dp83867cs-sgmii-4-wire-interface
大家好 如果我们问 DP83867CS、您会介意吗？ MAC IF：SGMII 4线制连接 PHY：25MHz (例如) CPU：200MHz (例如) 在 SGMII 4线制连接的情况下、PHY 的时钟和 CPU 的时钟是否需要同步？ 我们假设 PHY 的时钟和 CPU 的时钟不 需要同步。 此致、 大田松本
Hirotaka-San、您好！
请参阅数据表中的"8.4.1.1串行 GMII (SGMII)"。MAC 功能会影响 SGMII 需要通过4线制与6线制配置的方式。
"时钟和数据恢复在 MAC 和 PHY 中执行、因此计时不需要额外的差分对。 或者、如果 MAC 无法从 SGMII 接收数据恢复时钟、则 DP83867可配置为通过差分对提供 SGMII 接收时钟。"
谢谢、
Vibhu
Vibhu San 感谢您的回复！ 作为此问题的背景、客户使用 DP83867CS 并进行以下处理； MAC IF：SGMII 4线制连接 PHY：25MHz CPU：200MHz 在这些情况下、如果 FPGA 的一个和 PHY 的一个之间没有同步的时钟、则无法连接。 因此、我们假设它取决于 MAC 设置。 我们是否应该确认 寄存器 SGMII_ANEG_STS (地址= 0x0037)？ 此致、 大田松本
Vibhu San 我们可以解决它。 差分对的接线长度存在问题。 此致、 大田松本
听得不错！
