This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/815060/dp83867ergz-r-evm-clock_out
您好！
我们正在计划一个包含5个 PHY (DP83867ERGZR)(RGMII)的应用。
根据数据表、CLK_OUT-Pin 可用作下一个 PHY 的参考时钟。 (请参阅数据表第23页、2017年3月修订版)
是否可以将时钟信号从 PHY 循环到 PHY (clock_out 到 XI -> 4次)？
是否需要考虑任何因素(例如时序、启动行为等)？
谢谢！
此致
赫尔曼
您好、Hermann、
它取决于原始时钟源。
之所以会受到限制、是因为菊花链累积了抖动。
通常、允许的最大值是一个额外的值、以便您仍然满足 IEEE 规格。
我建议您执行一个填充选项、以允许这两种方法、并查看您选择的时钟源的性能。
