[参考译文] DS92LV18：DS92lv18 clok#39；s

admin

Guru**** 1144190 points

Other Parts Discussed in Thread: DS92LV18, SN65LVDS100, SN65LVDS101

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：DS92LV18
主题中讨论的其他器件： SN65LVDS100、 SN65LVDS101

你(们)好

我正在使用 DS92LV18设计 Ser/DeSer 板。我添加了带有锁存器等的外部逻辑、通过使用2个相同的板并将它们与光纤连接来创建64位点对点多路复用器。

实际上、我有两个问题、希望有人能帮我解决。

我在板上有一个25MHz 振荡器。我打算将这个时钟连接到 Tclk 和 REFCLK、以便 Tx 侧和 Rx 侧都由同一个振荡器计时。

这是使用 DS92LV18的正确方法吗？

其次、我在寻找电平转换电路时遇到了一些困难。 DS92LV18在 DI+.do-和 RI+和 RI--引脚上有一个 LVDS 接口。我使用的光纤组件具有 LVPECL 级别接口。是否有人可以帮助我编写有关如何进行此转换的应用手册？

提前感谢。

此致

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

您描述的时钟方案应该可以。要求是 DS90LV18上的 REFCLK 必须与另一端(发送)的 TCLK 相同(5%以内)。在两侧设置 TCLK 和 REFCLK 应该是可以的。

关于 PECL <-> LVDS 转换、您可以使用 SN65LVDS100和 SN65LVDS101。有关详细信息、请参阅 SN65LVDS100数据表的应用部分。请注意、某些光学模块具有内部交流耦合电容器。以下2个应用手册详细介绍了如何将 PECL 和 LVDS 与交流和直流耦合连接：

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Jens：

使 TCLK 和 REFCLK 以1：1的速率工作是一个很好的设计做法。

对于电平转换、需要考虑几个因素。

1.您的光纤解决方案是交流耦合吗？如果是、则需要对通过光纤发送的数据进行编码或扰频、以保持直流平衡。

LVDS 输入 RI+/-可接受 LVPECL 输出电平。根据 LVPECL 输出规格、简单的100欧姆差分负载可能足够、也可能不够。在某些情况下、还需要一条到 GND 的直流端接路径、以偏置 LVPECL 输出。

3. LVDS 输出电平被偏置为1.2V 共模。大多数 LVPECL 输入器件定义的输入共模电压略高。在这种情况下、可能需要转换或电平转换。如果 LVPECL 输入是交流耦合的、则无需接口电路。

此致、

Lee

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

它是直流耦合

接口（参考译文帖）(Read Only)