[参考译文] SN65DSI83：测试模式问题

BTW、使用 以下命令时如何生成 REFCLK：

HS_CLK_SRC
0–来自输入 REFCLK 的 LVDS 像素时钟(默认)
从 MIPI D-PHY 通道 A HS 连续获取 LVDS 像素时钟
时钟

Dennis

您能否分享您的原理图和 LVDS 面板规格？  

谢谢

David

大家好、David、

我没有来自项目的原理图、但从我讨论的内容来看：它看起来 REFCLK 已连接到 GND、因此我必须使用 MIPI DSI 时钟。

我测试使用 DSI 调谐器、如下所示：

下面是调谐器导出和 LVDS 面板规格。

e2e.ti.com/.../tuner_2D00_and_2D00_LVDS_2D00_spec.zip

下面是新的寄存器转储、但我仍然无法在 LVDS 面板上获得测试模式

reg0x00：35h 38h 49h 53h 44h 20h 20h 20h 20h - 01h 00h 85h 10h 00h 01h 00h 00h 00h 00h
reg0x10：26h 00h 1Dh 00h 00h 00h 00h 00h 00h - 7Ah 00h 03h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x20：00h 04h 00h 00h 58h 02h 00h 00h - 21h 00h 00h 00h 00h 14h 00h 00h 00h 00h
reg0x30：05h 00h 00h 00h 96h 00h 14h 00h - 96h 00h 0Ah 00h 10h 00h 00h 00h 00h 00h
reg0x40：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x50：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x60：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x70：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x80：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x90：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xA0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xB0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xC0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xD0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xE0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xF0：00h 00h 00h 40h 00h 00h 80h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h

这是否意味着我没有正确的 MIPI DSI 时钟配置？  是否有任何 SN65DSI83状态寄存器来跟踪问题原因、例如输入时钟？

谢谢、

Dennis

BTW、在大多数情况下、我可以得到 REG#0xE5 = 0x0。 这是否意味着我已经有 DSI 时钟？

您好！

如果可能、我建议使用参考时钟而不是 DSI 时钟、因为参考时钟将提供比 DSI CLK 更好的抖动性能。

查看面板规格、可以看到 DSI 调谐器的输入与规格不匹配。  

典型的 DCLK 频率为51.2MHz

水平和垂直前沿和后沿需要遵循面板规格  

视频格式为格式2、而不是格式1

谢谢

David

大家好、David、

被告知基准时钟引脚会拉至 GND、因此无法使用 REFCLK。

使用49.5M 的原因是 SoC 只能输出低于 pclk 集的电流、而49.5最接近51.2M

/* 65MHz 像素时钟*
/* 108、40.5 MHz 像素时钟*/
/* 40MHz 像素时钟*
/* 31.5、25.2MHz 像素时钟*/
/* 101MHz 像素时钟*/
/* 148.5、75.25、27、49.5MHz 像素时钟*/
/* 28.8MHz 像素时钟*
/* 28.3MHz 像素时钟*
/* 135、67.5 MHz 像素时钟*/
/* 78.8MHz 像素时钟*

我测试了 format2、问题仍然相同。

此致、

Dennis

Dennis

您是否还更改了正面和垂直消隐时间编程值以符合面板要求？

您是否还遵循 DSI83上电序列？ 有关上电序列的示波器波形、请参阅此 e2e 链接 https://e2e.ti.com/support/interface-group/interface/f/interface-forum/852871/faq-sn65dsi84-no-display-output-with-sn65dsi83-sn65dsi84-sn65dsi85。

谢谢
David

是的、我只需更改如下：、问题保持不变：

define PIXEL_CLOCK_kHz 49500
#define H_Pixels_length 1024
#define H_FRONT_STRAN 160
#define H_BACK_STACLE 160
#define H_SYNC_LENGTH 1.
#define V_LINE_LENGTH 600
#define V_FRONT_STRAN 12.
#define V_BACK_STACLE 23
#define V_SYNC_LENGTH 1.

以下是寄存器转储：

reg0x00：35h 38h 49h 53h 44h 20h 20h 20h 20h - 01h 00h 83h 10h 00h 01h 00h 00h 00h 00h
reg0x10：26h 00h 1Dh 00h 00h 00h 00h 00h 00h - 78h 00h 03h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x20：00h 04h 00h 00h 58h 02h 00h 00h - 20h 00h 00h 00h 00h 01h 00h 00h 00h 00h 00h 00h 00h
reg0x30：01h 00h 00h 00h A0h 00h 17h 00h - A0h 00h 0Ch 00h 10h 00h 00h 00h 00h
reg0x40：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x50：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x60：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x70：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x80：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x90：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xA0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xB0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xC0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xD0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xE0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xF0：00h 00h 00h 40h 00h 00h 80h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h

我没有 示波器来显示 上电序列的示波器波形、但我遵循以下序列作为数据表：

大家好、David、

我找到了一个示波器来探测  DSI83的 LVDS 输出：

LVDS_CLK_N/P：始终~1V、不好！！

OUT0_N/P、OUT2_N/P：始终~1V、不好！！

我更改为使用另一个显示时序和初始化、事实证明、该显示时序和初始化在具有相同  DSI83芯片的旧电路板上工作正常。 并且、我从 示波器获取与上述相同的信号。 下面是寄存器转储。
reg0x00：35h 38h 49h 53h 44h 20h 20h 20h 20h - 01h 00h 85h 10h 00h 01h 00h 00h 00h 00h
reg0x10：26h CCH 2Eh 00h 00h 00h 00h 00h 00h - 78h 05h 03h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x20：00h 05h 00h 20h 03h 00h 00h - 40h 00h 00h 00h 00h 28h 00h 00h 00h 00h
reg0x30：14h 00h 00h 00h 37h 00h 23h 00h - 4Bh 00h 3Ah 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x40：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x50：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x60：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x70：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x80：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0x90：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xA0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xB0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xC0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xD0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xE0：00h 00h 00h 00h 00h 00h 00h 00h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h
reg0xF0：00h 00h 00h 40h 00h 00h 80h - 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h 00h

BTW、寄存器0xE5-0x0、这意味着什么？

谢谢、

Dennis

Dennis

您是否还可以探测 DSI 输入时钟并将原理图/布局发送给我？

谢谢

David

这是一个问题、我没有 DSI 输入的原理图、我无法对此进行探测。 但是、0xE5没有报告任何 DSI 错误、我执行了 SOFT_RESET、并且从0xE5没有 PLL_UNLOCK 错误。

Dennis

感谢您的更新、我很高兴您能够找到根本原因并解决此问题。

David