[参考译文] DP83848Q-Q1：100Base-TX 合规性测试

您好、Rob San、

感谢您的友好支持。
我可以再问一个问题吗？

下面的线程显示了"地址0x1F"、但根据 DP83848Q-Q1数据表、它是保留寄存器。
--------------------------------------------------
http://e2e.ti.com/support/interface/ethernet/f/903/p/491013/1773271?tisearch=e2e-quicksearch&keymatch=Pseudo#1773271

ANSI X3.263-1995：9.1.2.2差分输出电压、9.1.4信号幅值对称、9.1.3波形过冲
启用在正14T 脉冲和负14T 脉冲之间交替的14T/6T 模式、在每个正负脉冲之间交替6T。
要配置14T/6T 模式：
强制100M (将0x2100写入地址0x00)
2.启用14T/6T 模式(将0x2407写入地址0x1F)
测试后、禁用14T/6T 模式(将0x2400写入地址0x1F)
--------------------------------------------------

我是否应该考虑地址0x1F 寄存器、因为它 只准备用于符合性测试？

此致、
雅丽塔

您好、Aniruddha-San、

感谢您的支持。

是否可以披露  0x1F 寄存器的详细寄存器内容？
我的客户想要知道位分配和解释。

此致、
雅丽塔

您好、Aniruddha-San、

感谢您的支持。
我想再问两个问题。

1)
我的客户在 将0x2400写入地址0x1F 后发现无法禁用(停止)以下"14T/6T pattern (14T/6T 模式)"和"2T pattern (2T 模式)"。

因此、他在 此时执行了功率循环以禁用。
DP83848Q-Q1是否可能出现这种情况？
------------------------------------------

ANSI X3.263-1995：9.1.2.2差分输出电压、9.1.4信号幅值对称、9.1.3波形过冲

启用在正14T 脉冲和负14T 脉冲之间交替的14T/6T 模式、在每个正负脉冲之间交替6T。

要配置14T/6T 模式：

1. 强制100M (将0x2100写入地址0x00)
2. 启用14T/6T 模式(将0x2407写入地址0x1F)
3. 测试后、禁用14T/6T 模式(将0x2400写入地址0x1F)

ANSI X3.263-1995：9.1.8失真(占空比)

启用100M 2T 模式(+1、+1、0、0、-1、 -1)用于 DCD 测试。 ANSI TP-PMD 测试指定了一个宽度为16ns 的图形、因此在线路上有两个位时间。

要配置2T 模式：

1. 强制100M (将0x2100写入地址0x00)
2. 启用2T 模式(将0x2406写入地址0x1F)
3. 测试后、禁用2T 模式(将0x2400写入地址0x1F)

http://e2e.ti.com/support/interface/ethernet/f/903/p/491013/1773271?tisearch=e2e-quicksearch&keymatch=Pseudo#17732
------------------------------------------

2)
我的客户希望 TI 确认他们捕获的波形(14T/6T 模式、2T 模式等) 是否符合预期。
他计划在确认后外包合规性测试。

如果可行、您可以将电子邮件发送给以下地址吗？
我想向您发送波形捕获。
yaita-k@clv.macnica.co.jp


此致、
雅丽塔/日本地区

您是否支持上述帖子？
您的支持将会被重新启动。

此致、
雅丽塔