[参考译文] SN65DSI85：SN65DSI85 HSYNC 信号问题

admin

Guru**** 2391415 points

Other Parts Discussed in Thread: SN65DSI85

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/610975/sn65dsi85-sn65dsi85-hsync-signal-question

器件型号：SN65DSI85

大家好、

请您帮助我的客户回答以下问题吗？谢谢。

客户对 DSI 调谐器在正常模式运行时的 DSI CSR 设置有疑问。

面板的分辨率为1080*2400，

1个端口 MIPI、 HBP = 40/HFP = 120/HSA = 10/VBP = 6/VFP = 8/Vsa = 2、MIPI 时钟= 433MHz

2端口 LVDS、 HBP = 90/HFP = 120/HSA = 10/VBP = 6/VFP = 9/vsa = 2、LVDS 时钟= 433MHz/5 = 86.6MHz

您是否会建议如何设置 LVDS 的端口 A 和端口 B 的活动状态？应该是540还是1080？

客户已尝试设置 LVDS Hactive = 540、捕获显示为已连接、前5行 U_IB_Rx_Ctrl/LVDS_Rx_DE[3：0]是 DE 信号、DE 信号的宽度是540像素时钟。

然后、下一个信号是 HSYNC、客户已测量到 HSA=10/HBP=90、这符合设置。但 HFP 远长于120皮秒、两个 HSYNC 之间也有1525像素时钟、这表明线时间不正确。

那么、您是否会建议 DSI85如何生成 HSYNC 信号？是否由 CSR 设置？还是从 MIPI 信号生成？

谢谢。

Kevin

8 年多前

0 admin 8 年多前

TI__Guru**** 2391415 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Kevin：

我们建议使用 DSI 调谐器实用程序在您的面板和 GPU 功能上生成寄存器配置。请使用该工具导出.dSI 文件、因为它包含根据您的设置计算出的重要时序要求。

对于双 LVDS 配置、CHA_ACTIVE_LINE_LENGTH 的值将取决于您是否选择图形模式。在正常操作中、您应该对1080进行编程。您还可以使用我们的 DSI 调谐器为这两种模式生成正确的设置。

最重要的是 DSI 视频输入是根据 DSI 调谐器生成的时序配置(输出选项卡)呈现的。视频输入时序、寄存器配置和面板时序要求都必须匹配才能使视频流正常工作。我的意思是 DSI 视频时序需要满足基于输入到工具中的 LVDS 面板输入的线路时间要求。
DSI8X 保留了 LVDS 输出的输入时序。因此、根据电池板要求在 DSI 输入上提供数据很重要。

器件数据表满足此要求：

图18显示了应用于 SN65DSI85应用的 DSI 视频传输。在所有应用中、LVDS 输出速率必须小于或等于 DSI 输入速率。视频帧的第一行应以 VSS 数据包开头、所有其他行应以 VSE 或 HSS 开头。同步数据包在时间上的位置至关重要、因为这会直接影响显示面板的视觉性能；也就是说、在延迟编程到 CHA_SYNC_DELAY_LOB/HIGH (CSR 0x28.7：0和0x29.3：0)和/或 CHB_SYNC_DELAY_LOB/HIGH (CSR 0x2A.7：0和0x2B.3：0)之后、这些数据包会在 LVDS 接口上生成 HS 和 VS (水平和垂直同步)信号。

此致