您好！
我们目前使用 TPS2066D 作为 USB 端口的负载开关。 Y 在 VIN 引脚斜升时、在 VIN 仍然很低(~ 0.72V)的情况下、OC 引脚上会出现毛刺脉冲。 此干扰有时会被 USB 控制器解释为过流事件、并导致端口故障。 开关和控制器之间的线路上没有其他连接、因此该干扰必须由 TPS2066D 本身发出。
我想知道这是否是该组件的预期行为。 我知道有一个 UVLO 功能可以在 VIN 电源低于特定范围时防止故障、但在我们的情况下、该功能似乎不能防止 OC 引脚发生毛刺脉冲。
请参阅随附的示波器捕获。
谢谢你。
Cedrick
您好、Nick、
感谢您的快速回复。 为了解决潜在的 IP 问题、我附上了电路的草图。 电路本身非常简单、因此不应缺少太多信息。 请告诉我这是否不够。
我还想指出、无论器件是否连接到 USB 端口、都会出现干扰。
感谢你的帮助
Cedrick
您好、Cedrick、
我已经对此进行了研究、我很确定您的问题与电源定序有关。 在数据表、支持文献或错误中没有提到它、但我敢打赌、驱动"抗尖峰脉冲"电路的或门输入在启动时被切换。 UVLO 功能可能工作正常、因为它旨在防止输出变为高电平、我认为这对您来说是可行的。 我已经订购了芯片来尝试并确认这实际上是个问题、明天下午应该在这里。 同时、您是否能够将 OC 引脚与5V 电源进行斜接、以便它们同时斜接；请告诉我您是否仍然看到这种毛刺脉冲。 如果你不这样做，我想我们已经解决了这个问题，有没有理由这样连接它，我的阅读中是否漏掉了一条布局说明？
以下是 EVM 指南中针对 该器件的建议电路布局、这似乎意味着这些引脚应斜接在一起：
此致、
Nick
您好、Cedrick、
刚走出实验室、似乎当时的逻辑开始了。 在我的跑步中、我能够获得 OC 线的类似拉力、其中的拉力从大约50ns 到80us 不等、具体取决于电阻值。 遗憾的是、您似乎受困于器件的"特性"。
一种解决方案可能是实现逻辑门来替换 OC 引脚。 我认为您需要的功能是 Y = A'+ B、在您的术语中为 newOE = VCC'+ OC。 这可以通过 TI 的简单逆变器和/或门来完成、它们非常小且价格低廉。 或者、如果您使用 SN74LVC1G57 、如果您将"in0"和"in2"绑定在一起、然后使 VCC 变为"in1"、则可以在一个具有六个引脚的器件中获得相同的功能；我认为"in1"是 OC。
A = VCC
B = OC
如果这回答了您的问题、请点击绿色的验证按钮来验证下面的解决方案；这有助于了解我们可以伸出援手、让其他人更轻松地找到类似问题的解决方案！ 如果您还有其他问题、请按我的方式将其发送给您、我将为您解答。
此致、
Nick
