请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：XIO2001 有关更多详细信息、请参阅附件报告 information.e2e.ti.com/.../cExpress_2D00_BT2-PCI-timing-issue.docx
以下是我们的硬件配置。
[CPU]-(PCIe)-【XIO2001】-(PCI)-[PCI 器件：FPGA…etc]
[问题]
- 当 FPGA 执行初始过程时、它将从 PCI 总线向本地总线传输数据。 因为本地总线是8位、所以需要32位 PCI 数据被分成四次写入。 在本地总线中完成数据写入时、FPGA 将 TRDY 置为低电平、并通知下一个 PCI 进度。 FPGA 是一款低速 PCI 器件、具有单个 R/W、无 DMA 功能。
- 目前、客户遇到的问题是、当多个连续的写操作成功发生奇数的写操作时、即使是写入操作也会失败。
从 PCI 总线时序波形中、客户发现帧没有等待 TRDY 置位、当写入次数为偶数时、直接启动下一个写入操作。
客户初始化操作是写入操作。
请参阅下图、了解客户初始化流程图。
根据如下所示的 PCI 总线时序波形：
第一个写入操作成功(偏移量0x0800写入0x0004)、帧
将等待 TRDY 置为有效、然后开始写入命令。 但第二个写入操作将会执行
如上所述、发生故障帧未等待 TRDY 置为直接启动
当写入次数为偶数时的下一个写入操作。 原因
初始化操作失败。
- 我们调整了 PCI 延迟计时、但仍然失败。
