[参考译文] DS90UB949-Q1：如果像素时钟/ TMDS 时钟高于100MHz、则会丢失到解串器的链接

Moamen、您好！

您是使用我们的 EVM 进行测试还是使用您自己的电路板？

这个问题是只在一个板上出现、还是您尝试过不同的胡须？

您使用哪种电缆长度？ 您可以尝试另一根电缆吗？ 另一种电缆长度、更短还是更长？

您是否在 TMDS 时钟为142MHz 时测量它、以确保它稳定且无抖动？

您好、Hamzeh、

首先感谢您的回复和支持意愿。

我正在使用自己的板、目前我有2块板、两块板显示相同的问题。

我试过5m 和10m STP 电缆、结果是一样的。

但我不认为这是电缆问题、因为如上所述、同一根电缆用于组合947948、并且工作正常。

我尚未测量 TMDS 时钟、但在该状态下、我通过 ALP 读取状态、并且：

• －正确检测到频率。
• -以下所有标志都设置为 True：
  • TMDS_VALID
  • HDMI_PLL_LOCK
  • 频率_稳定
• 但以下标志为 false：
  • FPD3_LINK_RDY
  • FPD3_TX_STS

因此、由于某种原因、FPD 链路未启动

此致

Moamen

Moamen、您好！

您能否在正常工作模式(CLK 低于100MHz)和不正常模式(CLK 高于100MHz)下从两个器件发送寄存器转储？

此外、如果可能、从947提供一个寄存器转储、其中 CLK 高于100MHz。

您好、Hamzeh、

以下是请求的注册 Dumpse2e.ti.com/.../Register_5F00_Dumps.zip

此致

Moamen

Moamen、您好！

我会进行评论并返回给您！

Moamen、您好！

我已经查看并比较了 UB944_OK_60Hz 和 UB949_NOK_60Hz。

949：
寄存器0x0A = 0x4F -- BC CRC 错误数
寄存器0x1F = 00 - 频率计数器值为0
寄存器0x2B[3]= 1 -- FIFO 下溢
寄存器0x5A[6]= 0 --未检测到有效输入！
寄存器0x5F = 0x92 -- HDMI CLK = 146MHz
寄存器0xC4 = 0x08 --未检测到 RX 锁定。

请仔细检查 DES 是否也设置为正确模式和双通道配置。

您好、Hamzeh、

DES 采用正确的配置进行设置。

过去几天、我一直在对此问题进行进一步调查、但我仍然无法找到问题的根本原因。

有关我的定制硬件的更多信息：

-我有一个发送器卡，其中有1个 DS90UB949和1个 DS90UB947连接到视频源

-接收器卡有2个 DS90UB948、每个都连接到上述串行器中的一个

我一直在检查 DES 芯片在 CML 环路上通过输出检测到的信号质量、我注意到连接到949的 DES 的信号差得多。

我现在使用较短的2m 电缆进行此测试。 以及其他5m/10m 电缆。

随附了眼图的屏幕截图、与947相比、949显示的眼图张开度非常窄、即使在较低频率下也是如此。

e2e.ti.com/.../Snapshots.zip

正如您在上面的回复中发现的、当949切换到更高的频率时、反向通道完全失效、DES 会失去对传入信号的锁定。 我想、在更高的频率下、眼图将完全闭合、DES 将无法再解码信号。

现在、我不确定这是不是949芯片还是布局上的问题。 因为我已经看到有一个949A 版本设计用于更高的频率。

遗憾的是、我现在无法访问您的评估套件来进行检查。

您是否可以从评估套件向我发送类似的眼图？ 或者、如果在949和948之间建立了1920x1080 (60Hz)的链路、则 ALP 中至少会显示"HDMI"选项卡的快照？

非常感谢您的支持

此致

Moamen

Moamen、您好！

如前所述、在双模式下、UB949确实支持 PCLK = 170MHz。 因此、我看不到它为什么不支持您的142MHz 信号。

我怀疑较高频率范围的布局/链路问题。 100MHz PCLK 意味着100x35 = 3500Mbps、即1750MHz = 875MHz、而使用142MHz PCLK 意味着每个链路1.2GHz。

我建议您测量链路上的回波损耗和插入损耗、看看这是否仍然符合较高频率的要求。